

بنام خدا

پروژه درس مدارهای منطقی و سیستمهای دیجیتال

تاریخ تحویل: ۱۴۰۱/۱۱/۱۲

عنوان پروژه: طراحی نمایشگر تعداد ضربان قلب (Heart Rate Monitor)

مشخصات:

محدوده: ۳۰ تا ۲۲۰ تپش در دقیقه (30 to 220 BPM)

دقت: ± 1 تپش در دقیقه

ورودی‌ها: یک پالس با عرض ۱۰ میلی ثانیه به ازای هر تپش + کلید سکوت

خروجی‌ها: نمایشگر ۳ رقمی + LED چشمک زن (یک پالس با عرض ۵۰۰ میلی ثانیه به ازای هر

تپش) + بیپ صوتی یک پالس با عرض ۵۰۰ میلی ثانیه به ازای هر تپش) با قابلیت سکوت (mute)

توضیح کلی: این سیستم با استفاده از شمارنده فاصله زمانی بین دو تپش متوالی (پریود ورودی) را اندازه گیری کرده از روی آن تعداد تپش در دقیقه را به دست می آورد و روی نمایشگر ۳ رقمی نمایش می دهد. هم چنین با تشخیص هر تپش، یک LED به مدت نیم ثانیه روشن شده و یک بازر به صدا در می آید. اگر کلید سکوت فشار داده شود، صدای بازر قطع می شود ولی بقیه قسمتها به کار خود ادامه می دهند. با فشار دادن مجدد کلید سکوت، صدا دوباره شنیده می شود.

مراحل اجرا:

۱- ابتدا حد اقل فرکانس کلاک شمارنده را با استفاده از حد بالای ضربان قلب و نیز دقت مورد نیاز به دست آورید. عدد شمارنده به ازای 220BPM باید حداقل یک شمارش یا بیشتر نسبت به 219BPM کمتر باشد.

۲- تعداد بیت شمارنده را با استفاده از حد پایین ضربان قلب به دست آورید. به ازای 30BPM شمارنده نباید سرریز شود.

۳- مدار را به صورت سیستمی با استفاده از بلوک های شمارنده، لچ، دکودر و غیره طراحی کنید. برای انجام عمل تبدیل پریود به تپش در دقیقه می توانید از یک حافظه EPROM با حجم و تعداد بیت مناسب به عنوان جدول (Look Up Table) استفاده کنید. برای نمایش روی 7-Segment از روش مالتی پلکس استفاده کنید.

۴- با استفاده از زبان توصیف سخت افزار Verilog مدار را پیاده کنید. کد نوشته شده باید ماجولار و قابل سنتز باشد. برای انجام تقسیم 60/T الگوریتم مورد استفاده را شرح دهید و یا چگونگی استفاده از Look Up Table را توضیح دهید.

۵- کد نوشته شده را شبیه سازی کنید و نیز روی یک CPLD مشخص سنتز کنید. در صورت نیازی می توانید از آی سی های دیگر مثل حافظه در کنار CPLD استفاده کنید.

۶- (اختیاری) برای تکمیل طراحی می توانید مدار اسیلاتور کلاک و دیگر مدار های جانبی را به آن اضافه کنید. همچنین می توانید به جای ضربان لحظه ای، متوسط چند ضربان گذشته را نمایش دهید. طراحی مدار آشکار ساز ضربان قلب آخرین گام در جهت پیاده سازی کامل سیستم است.

۷- می توانید به جای طراحی با Verilog مدار را با آی سی های سری ۷۴ یا ۴۰۰۰ پیاده سازی و شبیه سازی کنید. امتیاز دو روش لزوماً یکسان نخواهد بود.