

با سمه تعالی

تعریف پروژه سوییچ مبدل های داده

شبیه سازی در تکنولوژی TSMC CMOS 0.18um و با ولتاژ تغذیه 1.8V بایستی صورت پذیرد.

موارد و نحوه تحویل پروژه:

● همه محورها باید در شکلها مشخص باشد. شکل ها و جدول ها باید توضیح کافی و شماره شکل و جدول داشته باشند.

● گزارش خود را به صورت PDF و Word ارسال نمایید.

● هر گونه اشکال در سوالات را لطفا از طریق Email اعلام نمایید.

● پروژه باید تنها با نرم افزار Cadence انجام شود.

● حدود زیر در تعیین ابعاد ترانزیستورها رعایت شود

$$0.18\mu m < L < 20.0\mu m$$

$$0.22\mu m < W < 100\mu m$$

در صورتی که ابعاد بیشتر از 100um برای W ترانزیستور لازم بود، میتوانید از پارامتر m در مدل استفاده نمایید.

● کلیه netlist ها و شماتیک ها را در پایان گزارش یا به صورت فایل ضمیمه ارسال کنید.

حتماً netlist مربوط به cadence برای هر شبیه سازی با نام مناسب ارسال شود

طراحی و شبیه سازی مدار نمونه بردار.

هدف از پروژه حاضر، طراحی و شبیه سازی مدار نمونه بردار (T/H) در تکنولوژی CMOS 0.18um است.

موارد طراحی و شبیه سازی به شرح زیر است:


۱. طراحی و شبیه سازی مدار نمونه برداری:

۱/۱. ساختار نمونه بردار با یک خازن و یک ترانزیستور NMOS به عنوان سویچ

۱/۲. خازن نمونه برداری با مقدار مشخص شده در جدول (CH). ۱

۱/۳. تکنولوژی CMOS 0.18um، ولتاژ تغذیه 1.8V.

۱/۴. سیگنال ورودی دارای DC برابر با 0.9.



شکل ۱: مدار نمونه بردار

• موارد شبیه سازی به شرح زیر است :

✓ تنظیم ابعاد ترانزیستور برای دستیابی به حداکثر خطینگی (حداقل THD) ممکن در نرخ نمونه برداری مشخص شده (FS = 10MS/s , CH=9pF) و فرکانس ورودی حدود فرکانس نایکوئیست برای دامنه ورودی 0.4 VP

✓ رسم نمودارهای لازم، به منظور نمایش صحت عملکرد مدار.

✓ اندازه گیری THD مدار طراحی شده قبل (بدون تغییر ترانزیستور) در همان نرخ نمونه برداری و دامنه ورودی برای فرکانس ورودی FS/NFFT تعداد نقاط DFT انتخاب شده است.)

✓ اندازه گیری THD مدار طراحی شده قبل (بدون تغییر ترانزیستور) در همان نرخ نمونه برداری و فرکانس ورودی حدود فرکانس نایکوئیست برای دامنه ورودی 0.9 VP .

✓ اندازه گیری THD مدار طراحی شده قبل (بدون تغییر ترانزیستور) در نرخ نمونه برداری 150 MS/s و فرکانس ورودی حدود فرکانس نایکوئیست برای دامنه ورودی 0.4 VP .

✓ اندازه گیری THD مدار طراحی شده قبل (بدون تغییر ترانزیستور) در نرخ نمونه برداری 10 S/s و فرکانس ورودی حدود فرکانس نایکوئیست برای دامنه ورودی 0.4 VP .

۲. همه مراحل را برای سویچ CMOS تکرار کنید.

۳. از نتایج مراحل ۱ و ۲ نتیجه گیری کنید.

۴. سویچ Bootstrap برای فرکانس ورودی 150 MS/s و دامنه 0.9 V طراحی کنید که بیشترین خطینگی را داشته باشد