

سوال اول:

الف) یک رجیستر ۸ بیتی با مدهای عملکرد شیفت به چپ و شیفت به راست و با امکان بار موازی (PL) طراحی کرده و برای آن تست بنچی بنویسید. ورودی های کنترلی از نوع active high هستند. همچنین رجیستر با لبه بالارونده کلاک کار می کند به این صورت که همه سیگنال های کنترلی ورودی از جمله reset به صورت سنکرون با لبه مثبت کلاک اعمال می شوند. توجه کنید که اگر بیش از یک سیگنال کنترلی ورودی در لبه بالارونده سیگنال پالس ساعت فعال باشد اولویت به این ترتیب است: ۱ shift_left (۲ shift_right (۳ load (۴ reset)


```
module myReg(clk, reset, pdata, qdata, load, shift_right, shift_left, serial_in, serial_out);
```

```
    input clk, reset, load, serial_in, shift_right, shift_left;
    input [7:0] pdata;
    output [7:0] qdata;
    output serial_out;

    //module body...
```

```
Endmodule
```

ب) فقط با استفاده از نمونه گیری از تعدادی ماژول طراحی شده در قسمت الف یک بانک رجیستری شامل ۶۴ عدد رجیستر ۳۲ بیتی طراحی کنید. ورودی و خروجی های این ماژول در شکل زیر نمایش داده شده اند




توجه کنید که اگر سیگنال output_enable صفر باشد خروجی data_out صفر باشد اما این امپدانس بالا باشد ولی عملکرد رجیستر در مقابل سایر ورودی های کنترلی به طور معمول انجام می شود. سیگنال ورودی reg_select رجیستر مورد نظر از بین ۶۴ رجیستر ۳۲ بیتی موجود را برای اعمال فرمان انتخاب می کند. مثلاً فعال بودن سیگنال reset در لبه بالارونده کلاک باعث صفر شدن محتوای رجیستر انتخاب شده می شود. سیگنال ورودی flush مقدار همه رجیستر های موجود در بانک رجیستری را به یکباره صفر می کند.

طراحی دوم:

فرض می‌کنیم که قرار است یک دستگاه پولشمار با امکان شمارش سه نوع اسکناس طراحی شود. این اسکناس‌ها مبالغ ۱۰۰۰، ۲۰۰۰ و ۵۰۰۰ تومانی را شامل می‌شوند. شمارش هر اسکناس با تولید یک لبه پالس بالارونده برای دستگاه مشخص می‌شود. مازول مورد نظر برای طراحی این دستگاه به شکل زیر است که علاوه بر سیگنال‌های ورودی مختص هر نوع اسکناس (Pulse5000 و Pulse2000، Pulse1000)، شامل سیگنالی است که مبلغ مورد نظر برای شمارش را مشخص می‌کند. این سیگنال تحت عنوان count_m نامگذاری شده است.

در این طراحی قرار است بررسی شود که آیا حاصل جمع کل اسکناس‌های شمرده شده از عدد ورودی count_m بزرگتر یا مساوی است. بنابراین در خروجی یک سیگنال تک بیتی خواهیم داشت که در صورتی که مقدار مجموع اسکناس‌های شمارش ده از مبلغ تعیین شده بیشتر یا مساوی شد، این سیگنال ۱ شود و در غیر این صورت مقدار صفر دارد. از سوی دیگر، تعداد اسکناس‌های شمارش شده مربوط به هر نوع اسکناس هم قرار است در خروجی مشخص شود. بنابراین سه خروجی متناظر با هر نوع اسکناس خواهیم داشت که تعداد هر اسکناس را مشخص می‌کند. حداکثر عددی که قرار است این دستگاه بشمرد ۵۰۰۰۰ تومان است. بنابراین ورودی count_m یک سیگنال ۱۹ بیتی خواهد بود.

فرض کنید که مازول دارای یک ورودی ریست آسنکرون و Active low باشد که با فعال شدن آن، خروجی و تمامی رجیسترها داخلی مدار، مقدار صفر خواهند گرفت. مازول مورد نظر دارای یک کلک با فرکانسی بسیار بالاتر از نرخ تغییرات سایر سیگنال‌های ورودی است. توجه کنید که تنها سیگنال پالس ساعت طرح شما فقط سیگنال Clock است و هیچ سیگنال دیگری نباید به عنوان پالس ساعت مورد استفاده قرار بگیرد.




کد وریلاگی برای این مدار نوشته و عملکرد آن را با یک تست بنچ مناسبی بررسی کنید.

طراحی سوم:

مطابق شکل زیر یک مازول Behavioral sequence detector در سطح تعریف کنید. عملکرد ورودی ها و خروجی های این مازول به شرح زیر است:

- **input_seq**: این ورودی تک بیتی در واقع رشته ای از ۰ و ۱ هاست که به صورت سریال و با هر لبه پایین رونده پالس ساعت **clk** وارد مازول میشود.
- **lookfor_seq**: این ورودی ۲ بیتی یکی از رشته های ۱۰۱۱۱، ۱۰۱۱۰، ۰۱۰۱۰ و یا ۱۰۱۰۰ را برای جستجو انتخاب می کند به این معنی که مثلا اگر **seq_select=2** باشد، مازول به دنبال رشته ۱۰۱۰۰ در رشته اعداد ورودی میگردد.
- **seq_detected**: این پایه یک بیتی پس از هر بار شناسایی رشته مورد نظر برای یک پالس ساعت یک میشود و سپس مجددا صفر می شود.
- **seq_count**: این خروجی ۱۶ بیتی تعداد رشته های تشخیص داده شده را نشان میدهد. با تغییر ورودی **lookfor_seq** این خروجی ریست می شود.



طراحی چهارم:

مازولی برای محاسبه باقیمانده تقسیم رشته باینری ورودی بر 7 و تعیین بخش پذیری آن طراحی کنید. به عنوان مثال باقیمانده رشته 10101 - که معادل عدد 21 دسیمال است - بر 7، برابر 0 است.

فرض کنید که قبل از شروع به کار مازول، باقیمانده برابر 0 است.

پورت های مازول عبارت اند از:

- ✓ ورودی تک بیتی **String** که رشته ورودی را می سازد و باقیمانده آن بر 7 محاسبه می شود. (در هر پالس ساعت، یک بیت به سمت راست رشته اضافه می شود. به عنوان مثال اگر دو پالس ساعت بیت 1 و پس از آن یک پالس ساعت بیت 0 خوانده شود، رشته 110 حاصل می شود).

- ✓ ورودی تک بیتی Clock که پالس ساعت مازول است.
- ✓ ورودی تک بیتی Reset که به صورت Synchronous عمل می‌کند.
- ✓ خروجی سه بیتی Remainder که در هر لحظه باقیمانده تقسیم رشته ورودی بر 7 را مشخص می‌کند.

خروجی تک بیتی Divisible که هنگامی که رشته ورودی بر 7 بخش‌پذیر باشد به مدت یک پالس ساعت 1 می‌شود. (اگر با پالس ساعت بعدی باقیمانده تغییر کرد و 0 نماند، این بیت باید 0 شود.)

