


ثبات ها و شمارنده ها

فصل ششم


بُیَات (Register) ← فضایِ مَکْرِبِیَّة (اطلاعات به صورت ضمیمه)



✓ در یک لحظه (لبه طارک) کل رجیستر به طور همزمان می‌باشد

نحوه وارد کردن اطلاعات داخل آن را می‌تواند محل تفاوت آن باشد

✗ سیستم گسسته بین مبدأ و مقصد



✗ به ضمیمه طارک (زمان طارک) می‌رسد و رجیستر نیاز است

✓ تنوع سیستم (میکش) بین مبدأ و مقصد وجود دارد

شمارنده (Counter)

USB
Universal Serial Bus




شمارنده (Counter)

شمارنده ها هم مجموعه فضاهای ذخیره‌سازی چندبیتی هستند با قابلیت شمارش با برسیب کس

کاربرد ها ← می‌تونه زمان


شمارش وقایع (مثلا تعداد افرادی که وارد می شوند)




محصول در آن یک رجیستر ساده با بار لatch موازی ساخت :

در این شکل FF حالت ورودی Reset (R) دارند.

کاربرد آن است که سگنال از این ورودی (D) می باشد که خروجی (حالت) FF را صفر کند




Reset = 1



اگر Reset فعال باشد به سبب بیت های رجیستر صفر خواهند شد

..... به این دلیل که در هر لحظه یک ورودی (0, 1, 1, 1, 1) در حالت FF خواهند نشست.







FIGURE 6.2
Four-bit register with parallel load

حسب قبی عنوان خود را ملر بار کردن نیست .
 در اینجا صرفاً Load یک بار در ورودی ها
 (I_3, I_2, I_1, I_0) بار در صلیب رستر خواهند داشت و اثر
 Load صفر است، با آمدن یک بار در حالت رستر تغییر خواهد کرد.



clear

Shift Register با قابلیت بارگیری سریال





FIGURE 6.3
Four-bit shift register

حافظه موقتاً گفته ایم FF ها مانند دیگه های هستند که در لایه بالا در دسترس
کدک هر یک از این بازنه ها شوند و اجازه عبور سیگنال بکنان دهند.

تا به دسترس نماند و در خروجی با بارش هر زمان در یک جا داد و در ورودی بلامانع از چه در یک جا عبور خواهد کرد و به اینها چه خواهد رسید.
- واقعیت آن است که FF ها بخشی دارند (تأخیر دارند) یعنی با آمدن کدک حالت خروجی شان بلامانع تغییر نمی کند. بلکه اندکی حوال
می کشد تا تغییر کند.



- لذا هر FF در یک لحظه مشترک وقوع لایه کدک ورودی اش مقدار صحتی حالت FF قبل خواهد بود.






Table 6.1
Serial-Transfer Example

Timing Pulse	Shift Register A				Shift Register B			
Initial value	1	0	1	1	0	0	1	0
After T_1	1	1	0	1	1	0	0	1
After T_2	1	1	1	0	1	1	0	0
After T_3	0	1	1	1	0	1	1	0
After T_4	1	0	1	1	1	0	1	1

FIGURE 6.4
Serial transfer from register A to register B





FIGURE 6.5
Serial adder

Universal Shift Register

حداقل ۴ بیت ← ۴ فرکانس لاگانه میگرد






FIGURE 6.7
Four-bit universal shift register

۷۰۰ مارکہ کہ بہر لہے کدک یک واحد ہا رشتہ صبت حق انجام دہر۔


• شمارندہ ها

- شمارندہ های آسنکرون ۷۰۰ کدک FF ہا محبت با ہم یکین میرا۔


- شمارندہ های سنکرون ۷۰۰ کدک بہر صرت مٹر بہر ۷۰۰ ہا دارہ شور۔

↓
همزمان

استاد از مدارات آسنکرون کو صبت نمیرے۔



(a) With T flip-flops



(b) With D flip-flops





FIGURE 6.8
Four-bit binary ripple counter

اندر درستی ۴۴ کا ۷ در درون ۵ به ۴ وصل
کنیم یک TFF خواهیم داشت



Logic 1

Q_8	Q_4	Q_2	Q_1
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1
1	0	1	0
1	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1

شمارنده BCD




FIGURE 6.10
BCD ripple counter





FIGURE 6.11

Block diagram of a three-decade decimal BCD counter

$A_3 \ A_2 \ A_1 \ A_0$

0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1



سایرند های ششرون
سایرند بالاسار




FIGURE 6.13
 Four-bit up-down binary counter

شماره. با قابلیت بالا و پایین سازی

up	Down	شماره
0	0	حفظ مقدار
0	1	پایین سازی
1	0	بالا سازی
1	1	بالا و پایین اولویت دارد

طراحی ماینر سترین (BCD) (مدین و دیون)

Q_8^+	Q_2^+	Q_r^+	Q_1^+	Q_8^{t+1}	Q_2^{t+1}	Q_r^{t+1}	Q_1^{t+1}	T_1	T_2	T_r	T_1
0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1	0	0	0	0
0	0	1	0	0	0	1	0	0	0	1	0
0	0	1	1	0	0	1	1	0	0	1	1
0	1	0	0	0	1	0	0	0	0	0	0
0	1	0	1	0	1	0	1	0	0	0	0
0	1	1	0	0	1	1	0	0	0	1	0
0	1	1	1	0	1	1	1	0	0	1	1
1	0	0	0	1	0	0	0	1	0	0	0
1	0	0	1	1	0	0	1	1	0	0	0

Q_8, Q_2 Q_r, Q_1

0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0

$T_1 = 1$

0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0

$T_r = Q_8' Q_1$

0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0

$T_2 = Q_2 Q_1$

0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0

$T_8 = Q_2 Q_r Q_1 + Q_8 Q_1$

↖

Don't Care


$$T_{Q1} = 1$$

$$T_{Q2} = Q_8' Q_1$$


$$T_{Q4} = Q_2 Q_1$$

$$T_{Q8} = Q_8 Q_1 + Q_4 Q_2 Q_1$$

سازماندهی Binarv با قابلیت بارگیری موازی




ورود ها موازی




$$\begin{aligned} Q^{n+1} &= JQ^n + K'Q^n \\ J &= I, \\ K &= I', \\ \Rightarrow Q^{n+1} &= IQ^n + I'Q^n \\ &= I(Q^n + Q^n') \\ \Rightarrow Q^{n+1} &= I \end{aligned}$$

ساختن کماوند BCD با استفاده از شمارنده ۱۰ بیتی



(a) Using the load input



(b) Using the clear input

FIGURE 6.15

Two ways to achieve a BCD counter using a counter with parallel load

