Digital system (2)

HW2- Memory-Map

Yahya Arzani

Department of Electrical Engineering

Imam Khomeini International University

Y_arzani@sbu.ac.ir, Yahya.arzani@gmail.com

HW2:
Design and Simulation of a Memory-map using VHDL

- هدف این تمرین طراحی یک ساختار حافظه ساده برای سامانه پردازشی است.
- این حافظه داری ۴ بخش مختلف (Data, Code, Stack, Extra) است. حجم هر بخش کنار آن در شکل ذکر شده است (صفحه بعد).
- حافظه از نوع خواندنی/نوشتنی است.
- آدرس از ترکیب آدرس اولیه سگمنت موردنظر و آفست آدرس بدست می آید.
- شکل حافظه مورد نظر در صفحه بعد آمده است.

HW2:
Design and Simulation of a Memory-map using VHDL



HW2:
Design and Simulation of a Memory-map using VHDL

- پورت های کد مدنظر در صفحه بعد آمده است.
- پیش از آغاز کدنویسی باید سگمنت آدرس را برای هر بخش بدست آورید و طول آفست آدرس را در ورودی مشخص کنید.
- توجه کنید که انتخاب سگمنت موردنظر به عهده ورودی **Sel Segment** است.
- پایه **Read/Write** مشخص میکند که کدام یک از عملیات خواندن و نوشتن باید انجام شود.

HW2:
Design and Simulation of a Memory-map using VHDL



HW2:
Design and Simulation of a Memory-map using VHDL

- **نحوه تست کد:** ابتدا داده های 0x11111111، 0x22222222، 0x33333333، 0x44444444 را به ترتیب در خانه شماره ۱۰۰ از هر یک از سگمنت های چهارگانه بنویسید. بدینصورت که 0x11111111 در خانه شماره ۱۰۰ از **Code segment** و 0x44444444 در خانه شماره ۱۰۰ از **Extra Segment** نوشته شود. سپس عملیات خواندن آغاز شود و هر ۴ داده به ترتیب خوانده شود.

HW2:
Design and Simulation of a Memory-map using VHDL

- The final exercise file must include the written VHDL code (along with the testbench) in **Vivado** software.
- For designing the memory, use the IP-core available in the Vivado software.
- The project file must be submitted as **a ".rar" file** with the naming format below by the deadline of (**30 Mordad 1404**).
  - student ID_Last name_HW2 => example: 401248000_Arzani_HW2.rar
- For any issues or questions regarding the exercise, please follow up via the email below.
  - Yahya.arzani@gmail.com