



## مقاله

تحقیق در مورد روش تولید سیگنال و دیجیتال  
پیش پردازش مبتنی بر دیجیتال به آنالوگ با زمان  
مبدل برای تست مبدل آنالوگ به دیجیتاللی وانگ<sup>1</sup>

وُنلی چن

2 ژیچون هی

و ونجیان ژو<sup>1,\*</sup>

<sup>1</sup> kaichen@uestc.edu.cn (KC), 611731 چین, دانشگاه علوم و فناوری الکترونیک چین, چنگدو  
colorsky@uestc.edu.cn (LW); perfectchen123@163.com (WC);

<sup>2</sup> AVIC Chengdu Aircraft Design & Research Institute, Chengdu 610092, China; herj001@avic.com  
zhouwenjian@uestc.edu.cn: \*مکاتبه

چکیده: در مدار آنالوگ با وضوح بالا، عملکرد تراشه‌ها بخش مهمی است. عملکرد تراشه‌ها باید با آزمایش مشخص شود. با توجه به الزامات آزمون، سیگنال محرک با کیفیت و عملکرد بهتر ضروری است. جهت اصلی تحقیق چگونگی تولید سیگنال آنالوگ با وضوح بالا و سرعت بالا در زمانی که تراشه مبدل دیجیتال به آنالوگ (DAC) مناسب با وضوح بالا و سرعت بالا در دسترس نیست. در این مقاله، ما تست تراشه‌های مبدل آنالوگ به دیجیتال (ADC) با وضوح بالا را به عنوان مثال در نظر می‌گیریم. این مقاله از تراشه‌های DAC و مالتی پلکس‌های با وضوح بالا برای تولید سیگنال‌های با سرعت بالا با وضوح بالا استفاده می‌کند که می‌توانند برای آزمایش تراشه‌های ADC با وضوح بالا بر اساس اصل نمونه‌برداری متناوب زمان استفاده شوند. این مقاله روش آن را توضیح می‌دهد، خطای آن را تحلیل می‌کند و یک روش پیش پردازش دیجیتالی برای کاهش خطا پیشنهاد می‌کند. در نهایت مدار واقعی طراحی شده و روش بر روی مدار تایید می‌شود. نتایج آزمایش اتربخشی این روش را برای تولید سیگنال‌های تست ADC با وضوح بالا ثابت می‌کند.



نقل قول: وانگ، ال. چن، دلیو. چن، ک. او، ر. ژو، دلیو. تحقیق در مورد

روش تولید سیگنال و پیش پردازش دیجیتال بر اساس مبدل دیجیتال به آنالوگ با زمان برای آزمایش مبدل آنالوگ به دیجیتال. Appl. علمي 12031704 app12031704 2022, 12, 1704. <https://doi.org/10.3390/>

کلیدواژه: تست مدارهای آنالوگ؛ تست ADC با وضوح بالا؛ DAC با زمان پیش پردازش دیجیتال

## 1. مقدمه

مدارها در دستگاه‌های الکترونیکی عمدتاً از دو بخش تشکیل شده‌اند: مدارهای دیجیتال و مدارهای آنالوگ. در مدارهای آنالوگ-دیجیتال مختلط، مدارهای آنالوگ درصد کمی را به خود اختصاص می‌دهند، اما میزان خرابی مدارهای آنالوگ بالا است. [1] تست مدار آنالوگ به آخرین مانع برای اطمینان از پایداری و قابلیت اطمینان مدارهای آنالوگ تبدیل شده است. [2] آزمایش مدار آنالوگ به طور کلی به دو مرحله تجزیه و تحلیل محرک کاربردی و پاسخ تقسیم می‌شود که در آن سیگنال محرک اعمال شده به سیگنالی با سطح دقت بالاتر از مدار مورد آزمایش نیاز دارد. [3] در تست مدار آنالوگ، تست تراشه مبدل آنالوگ به دیجیتال (ADC) بخش اصلی تست است.

ویراستار آکادمیک: آلفیو داریو گراسو

دریافت: 12 ژانویه 2022

پذیرش: 5 فوریه 2022

تاریخ انتشار: 7 فوریه 2022

یادداشت ناشر: MDPI با توجه به ادعاهای قضایی در نقشه‌های منتشر شده و اسناد سازمانی بی طرف می‌ماند.

یون‌ها



حق چاپ: © 2022 توسط نویسندگان. دارنده مجوز MDPI، بازل، سوئیس.

این مقاله یک مقاله دسترسی آزاد است تحت شرایط و

شرایط Creative Commons

مجوز (BY) / licenses/by/


tribution (CC BY) (<https://creativecommons.org/>

4.0/).

در تولید تراشه‌های نیمه هادی در مقیاس بزرگ، [4-6] آزمایش تراشه عمدتاً از تجهیزات تست خودکار (ATE) استفاده می‌کند. ATE یک دستگاه تست با کارایی بالا است که توسط کامپیوتر کنترل می‌شود.

هنگام آزمایش تراشه، ADC عمدتاً از تجهیزات مولد شکل موج دلخواه در ATE برای ارائه سیگنال ورودی استفاده می‌کند، سپس از ADC آزمایش شده برای جمع آوری سیگنال خروجی مولد شکل موج دلخواه استفاده می‌کند و سپس سیگنال جمع آوری شده را محاسبه و ارزیابی می‌کند.

کامپیوتر دستورات کنترلی را به پردازنده سیگنال دیجیتال ارسال می‌کند. پردازنده دیجیتال شکل موج مورد نیاز آزمایش را تولید می‌کند و شکل موج تولید شده از طریق یک فیلتر اختیاری به ADC تحت آزمایش اعمال می‌شود. سپس داده‌های به دست آمده توسط ADC برای قضاوت پس از پردازش دیجیتالی به رایانه ارسال می‌شود تا مشخص شود آیا ADC آزمایش شده الزامات را برآورده می‌کند یا خیر. نمودار ساختاری طرح آزمایش ADC در شکل 1 نشان داده شده است.




شکل 1. بلوک دیاگرام طرح آزمایش ADC.

در حال حاضر، مولدهای شکل موج دلخواه با وضوح 16 بیت عمدتاً برای آزمایش ATE استفاده می شوند. با توجه به نوع می توان آن را به نوع رومیزی و برد تقسیم کرد. نماینده مولد شکل موج دلخواه دسکتاپ عمدتاً سری [7] Tektronix AWG5200 است و نماینده مولد شکل موج دلخواه نوع برد عمدتاً سری [8] American Instruments PXIe-5423 است. علاوه بر این، برخی از مولدهای شکل موج دلخواه با وضوح 24 بیتی وجود دارد، اما نرخ نمونه برداری آنها نسبتاً پایین است. به عنوان مثال، وضوح مولد شکل موج دلخواه PXI مدل APPLICOS PG24192 می تواند به 24 بیت برسد، اما نرخ نمونه برداری تنها 192 kps است. [9] طبق استاندارد IEEE 1241 در تست ADC باید از شکل موجی با وضوح بالاتر از ADC مورد آزمایش استفاده شود. بنابراین، برای تراشه های 18 بیتی، 20 بیتی و سایر تراشه های ADC با دقت بالا، سیگنال های وضوح 24 بیت برای آزمایش مورد نیاز است. به عنوان مثال، برای اندازه گیری یک تراشه ADC با وضوح 20 بیت و نرخ نمونه برداری 1 مگاهرتز، سیگنال با وضوح حداقل 24 بیت و فرکانس 500 کیلوهرتز مورد نیاز است. با این حال، مولد سیگنال در حال حاضر قادر به تولید چنین سیگنالی نیست. بنابراین، طراحی و آزمایش روش های تولید سیگنال با وضوح بالا و سرعت بالا در حال حاضر هم در داخل و هم در خارج از کشور در حال مطالعه است. برای روش تولید شکل موج مورد نیاز برای آزمایش ADC با دقت بالا، جهت های تحقیقاتی اصلی در داخل و خارج از کشور به دو جهت تقسیم می شوند: تولید سیگنال های موج سینوسی با خلوص بالا از طریق CAD های موجود با وضوح پایین و طراحی مستقیم تراشه های DAC با وضوح بالاتر. [11, 12]


## 2. آثار و مشکلات مرتبط

در پاسخ به تقاضای چنین سیگنال های با وضوح بالا و سرعت بالا، تحقیقات در داخل و خارج از کشور در حال انجام است. مرجع [13] راهی برای بهبود وضوح سیستم با استفاده از دو تقویت کننده بهره قابل برنامه ریزی (PGA) در انتهای پشتی DAC پیشنهاد می کند. PGA [13] توسط یک پردازنده سیگنال دیجیتال (DSP) کنترل می شود و می تواند سیگنال خروجی DAC را تقویت یا تضعیف کند. به این ترتیب، مقدار تغییر کمتری نسبت به حداقل مرحله سیگنال خروجی توسط خود DAC بدست می آید. نمودار ساختاری روش در شکل 2 نشان داده شده است. وضوح نسبی سیستم با تقویت دامنه ولتاژ خروجی سیستم بهبود می یابد، اما در واقع وضوح مطلق آن، یعنی حداقل گام ولتاژ خروجی، بدون تغییر باقی می ماند. هنگام اندازه گیری یک ADC با برد کوچک، این مشکل همچنان وجود دارد که وضوح وضوح سیگنال به اندازه کافی بالا نیست. علاوه بر این، سیستم مقادیر دیجیتالی را همزمان به DAC و PGA ارسال می کند، اما پاسخ هماهنگ نیست. بر کیفیت شکل موج خروجی تأثیر می گذارد.




شکل 2. نمودار شماتیک روش تقویت PGA [13].





شکل 4. مدل ساختار مدار تولید سیگنال بر اساس TIDAC.




شکل 5. رابطه بین خروجی هر کانال و خروجی مالتی پلکسر.

در شکل، هر کانال در هر دوره نمونه برداری  $T$  یک مقدار سطح خروجی می دهد. زمانی که زمان به  $0 \sim 1/4T$  تعلق دارد، کانال خروجی به کانال 1 سوئیچ می شود و مقدار سطح کانال 1 خروجی است. هنگامی که زمان به  $1/4T \sim 1/2T$  تعلق دارد، کانال خروجی به کانال 2 سوئیچ می شود و مقدار سطح کانال 2 خروجی است. هنگامی که زمان به  $1/2T \sim 3/4T$  تعلق دارد، کانال خروجی به کانال 3 تغییر می کند و مقدار سطح کانال 3 خروجی است.

هنگامی که زمان به  $3/4T \sim T$  تعلق دارد، کانال خروجی به کانال 4 سوئیچ می شود و مقدار سطح کانال 4 خروجی است. سپس، زمانی که زمان به  $T \sim 5/4T$  تعلق دارد، کانال خروجی دوباره به کانال 1 سوئیچ می شود و مقدار سطح کانال 1 خروجی می شود و غیره. مالتی پلکسر خروجی را به طور مساوی بین چهار کانال سوئیچ می کند و مالتی پلکس می شود. شکل موج خروجی بعد از مبدل در شکل 3 نشان داده شده است. با مقایسه این ارقام، می توان دریافت که در فرکانس خروجی یکسان، نقطه نمونه برداری شکل موج خروجی مالتی پلکسر 4 برابر تعداد نقاط نمونه برداری خروجی از یک کانال است، که نرخ نمونه گیری سیستم نسبت به نرخ نمونه برداری DAC اصلی است. 4 برابر بهبود یافته است.

3.2. طراحی مدار بر اساس تحلیل فوق، این مدار تراشه DAC با وضوح بالا AK4490 را از شرکت AKM انتخاب می کند. ماژول سوئیچینگ کانال تراشه مالتی پلکسر را انتخاب می کند. خروجی مالتی پلکسر نمونه برداری می شود و توسط نمونه نگهدارنده نگهداری می شود. سپس یک فیلتر پایین گذر درجه بالا برای پردازش فیلتر طراحی می شود، به طوری که شکل موج خروجی سیستم از یک نردبان به یک شکل موج صاف تبدیل می شود. با کنترل سوئیچینگ کانال مالتی پلکسر، تعداد گام خروجی کل سیستم 4 برابر شماره گام خروجی واحد DAC اصلی می شود، یعنی نرخ نمونه برداری از DAC اصلی 4 برابر افزایش می یابد. شکل 6 طراحی کلی مدار تولید سیگنال با وضوح بالا و سرعت بالا مبتنی بر TIDAC را نشان می دهد.



شکل 6. بلوک دیاگرام مدار تولید سیگنال بر اساس TIDAC.

در ماژول کنترل، آرایه دروازه قابل برنامه ریزی میدانی (FPGA) مقادیر دیجیتالی را برای 4 DAC ماژول TIDAC فراهم می کند. مدار TIDAC عمدتاً شامل یک مدار DAC، یک مدار منبع تغذیه مرجع، یک مدار کنترل دامنه کانال و یک مدار سوئیچینگ کانال است. ولتاژ مرجع هر DAC در TIDAC یکسان است و همه در حداکثر فرکانس نمونه برداری کار می کنند. سپس، 4 DAC به ترتیب شکل موج های آنالوگ مربوطه را خروجی می دهند، سپس به ترتیب مدارهای کنترل دامنه 4 کانال مربوطه را برای تنظیم دقیق دامنه و سپس خروجی به مالتی پلکسر برای خروجی انتخاب می گذرانند. سیگنال خروجی آنالوگ توسط مدار TIDAC وارد مدار نمونه گیری و نگهداری می شود و در فرکانس معینی خروجی نمونه گیری و نگهداری می شود. شکل موج خروجی توسط مدار نمونه برداری و نگه داشتن یک موج نردبانی است که توسط مدار فیلتر فیلتر می شود تا در نهایت یک شکل موج صاف به دست آید. ماژول منبع تغذیه ماژول منبع تغذیه سیستم است و تمامی کار دستگاه توسط آن تامین می شود.

4. تجزیه و تحلیل خطا و پردازش 4.1. تجزیه و تحلیل خطای دامنه و پیش پردازش دیجیتال در مورد یک خروجی نمونه گیری، DAC خطای جبران بهره DAC را می توان با جستجو در برگه داده DAC که یک پارامتر نسبتاً ثابت است، پیدا کرد. به طور کلی، یک رابطه بین کمیت دیجیتال ورودی و مقدار آنالوگ خروجی DAC وجود دارد:

$$D = \frac{V_{out}}{V_{ref}} \quad (1)$$


در فرمول، N نشان دهنده وضوح DAC، نشان دهنده ولتاژ مرجع D، DAC نشان دهنده مقدار دیجیتال ورودی و  $V_{out}$  نشان دهنده مقدار آنالوگ خروجی است.

در این مدار بین مقدار آنالوگ خروجی چهار رابطه وجود دارد  
خروجی های DAC و مقدار دیجیتال ورودی DAC پس از عبور از مدار کنترل دامنه کانال و کانال های  
مختلف مالتی پلکسر:

$$\begin{aligned} V_{out1} &= A1 \cdot \frac{D}{2^N} \cdot V_{ref}; & V_{out2} &= A2 \cdot \frac{D}{2^N} \cdot V_{ref} \\ V_{out3} &= A3 \cdot \frac{D}{2^N} \cdot V_{ref}; & V_{out4} &= A4 \cdot \frac{D}{2^N} \cdot V_{ref} \end{aligned} \quad (2)$$

در فرمول،  $V_{out1}$ ،  $V_{out2}$ ،  $V_{out3}$  و  $V_{out4}$  به ترتیب مقدار ولتاژ خروجی پس از خروجی DAC1 به DAC4 هستند که توسط مالتی پلکسر سوئیچ شده است.  $A1$ ،  $A2$ ،  $A3$  و  $A4$  متفاوت هستند. بنابراین، می توان دریافت که وقتی یک مقدار دیجیتال یکسان به چهار DAC داده می شود، کمیت آنالوگ خروجی یکسان نیست. علاوه بر این، به دلیل تفاوت جزئی در بهره هر کانال مالتی پلکسر، مقدار آنالوگ ورودی یکسانی وارد کانال های مختلف مالتی پلکسر می شود و ممکن است پس از خروجی تفاوت های جزئی وجود داشته باشد. بنابراین برای اطمینان از اینکه وقتی مقدار دیجیتال یکسانی وارد می شود، پس از عبور از کانال های مختلف می توان همان کمیت آنالوگ را خروجی کرد و در نهایت پس از مالتی پلکسر، باید خطاهای بهره کانال های مختلف را کالیبره و پردازش کرد.

هنگامی که مقادیر دیجیتال موج سینوسی استاندارد از پیش ذخیره شده را به چهار DAC می دهیم، خروجی مالتی پلکسر مسدود کننده در شکل 7 نشان داده شده است.



شکل 7. شکل موج خروجی مولتی پلکسر زمانی که دامنه کالیبره نشده باشد.

ما می توانیم چهار منحنی را به طور جداگانه نشان دهیم، یعنی:


$$\begin{aligned} x_1(t) &= A1 \cdot \sin \frac{1}{2\pi} \cdot t \\ x_2(t) &= A2 \cdot \sin \frac{1}{2\pi} \cdot t \\ x_3(t) &= A3 \cdot \sin \frac{1}{2\pi} \cdot t \\ x_4(t) &= A4 \cdot \sin \frac{1}{2\pi} \cdot t \end{aligned} \quad (3)$$

با فرض اینکه شکل موج خروجی DAC1 به عنوان موج سینوسی استاندارد استفاده می شود. بنابراین، فقط داده های شکل موج DAC2، DAC3 و DAC4 باید اصلاح شوند تا داده های شکل موج آنها بتواند مقدار داده های شکل موج DAC1 را برآورده کند. برای مطابقت دادن شکل موج خروجی DAC های باقیمانده با شکل موج خروجی DAC1، خروجی های DAC های باقی مانده را می توان در ضرایب مربوطه  $k$  ضرب کرد. برای  $k$  فرمول های زیر وجود دارد:

$$x_1(t) \cdot \frac{x_2(t)}{k_2} = \frac{x_3(t)}{k_3}; \quad k_3 = \frac{A_3 \cdot x_3(t)}{A_2} = \frac{x_4(t)}{A_3}; \quad k_4 = \frac{A_4 \cdot x_4(t)}{A_3} = \frac{A_1}{A_4} \quad (4)$$

بنابراین، پس از به دست آوردن ضریب متناظر با اندازه گیری، مقدار دیجیتال را می توان از طریق رابطه در فرمول (1) در ضریب متناظر ضرب کرد و سپس با دادن DAC مربوط به کالیبراسیون خطای دامنه پی برد.

از طریق آزمایش و تأیید تجربی، نتیجه شکل موج خروجی در شکل 8 نشان داده شده است:



شکل 8. شکل موج خروجی پس از تعویض کانال. (الف) دامنه کالیبره نشده است. (ب) پس از کالیبره شدن دامنه.

با مقایسه دو نمودار در شکل 8، واضح است که شکل موج خروجی بعد از کالیبراسیون دامنه صاف تر است و با موج سینوسی استاندارد مطابقت دارد.

4.2. تجزیه و تحلیل خطای زمانی و پیش پردازش دیجیتال در این طراحی مدار، زمانی که زمان سوئیچینگ خروجی کاملاً ایده آل است، مولتی شکل موج پلکسر در شکل 5 نشان داده شده است که می تواند به صورت زیر بیان شود:

$$x(t) = \begin{cases} A \cdot \sin 2\pi \cdot \frac{t}{T} & 0 \leq t < \frac{T}{4}; \\ -A \cdot \sin 2\pi \cdot \frac{t - \frac{T}{4}}{T} & \frac{T}{4} \leq t < \frac{T}{2}; \\ A \cdot \sin 2\pi \cdot \frac{t - \frac{T}{2}}{T} & \frac{T}{2} \leq t < \frac{3T}{4}; \\ \dots & \dots \\ A \cdot \sin 2\pi \cdot \frac{t - \frac{19T}{4}}{T} & \frac{19T}{4} \leq t < 5T; \end{cases} \quad (5)$$


که می توان به موارد زیر کاهش داد:

$$x(t) = A \cdot \sin 2\pi \cdot \frac{t}{T} \quad \frac{n \cdot T}{4} \leq t < \frac{(n+1) \cdot T}{4}; \quad n = 0, 1, 2, \dots, 18 \quad (6)$$

در فرمول، وقتی 0، 4، 8، 12، 16 نباشد، خروجی مربوطه از DAC1 مقدار خروجی پس از تعویض کانال است. وقتی 1، 5، 9، 13، 17 نباشد، خروجی مربوطه از DAC2 است. وقتی 2، 6، 10، 14، 18 نباشد، خروجی مربوطه از DAC3 است.

مقدار پس از تعویض کانال؛ وقتی 3، 7، 11، 15، 19 باشد، مقدار خروجی مربوطه از DAC4 پس از تعویض کانال خروجی می شود.

همانطور که در شکل 9 نشان داده شده است، زمانی که زمان سوئیچینگ مالتی پلکسر ناهموار باشد، مدت زمان هر کانال ناهموار خواهد بود.



شکل 9. شکل موج خروجی پس از تعویض کانال زمانی که خطای زمانی رخ می دهد.

در شکل می توان دریافت که عرض شکل موج خروجی هر DAC یعنی مدت زمان خروجی، یکسان نیست. در این صورت بر روی شکل موج خروجی برآمدگی های کوچکی با فرورفتگی یا برآمدگی ظاهر می شود که بر کیفیت شکل موج خروجی تاثیر می گذارد. بنابراین، خطای زمانی نیاز به آزمایش و کالیبره دارد.

به دلیل فرکانس پایین این مدار، خطای تاخیر زمانی را می توان با اسیلوسکوپ دیجیتال پرسرعت اندازه گیری کرد. تاخیر خروجی عمدتاً از پایه خروجی DAC به پایه خروجی مالتی پلکسر اندازه گیری می شود. بنابراین، می توانید به DAC اجازه دهید یک سیگنال ساعت فرکانس ثابت صادر کند، از دو کانال جذب یک اسیلوسکوپ پرسرعت دو کاناله برای اندازه گیری همزمان پایه خروجی DAC و پایه خروجی مالتی پلکسر استفاده کنید و تاخیر از طریق عملکرد اندازه گیری اسیلوسکوپ.


با فرض اینکه تاخیر خروجی DAC1 به عنوان استاندارد در نظر گرفته شود، ابتدا مالتی پلکسر را کنترل کنید تا کانال خروجی DAC1 انتخاب شود، سپس خروجی DAC1 و خروجی مالتی پلکسر را همزمان اندازه گیری کنید و تاخیر زمانی را به صورت  $t_1$  ثبت کنید. سپس، مالتی پلکسر را به نوبه خود کنترل کنید. مالتی پلکسر به ترتیب کانال های خروجی DAC3، DAC2، و DAC4 را انتخاب می کند و سپس به ترتیب تاخیر بین پایه خروجی DAC و پایه خروجی مالتی پلکسر را زمانی که DAC مربوطه strobed می شود، اندازه گیری می کند که به ترتیب با علامت  $t_2$ ،  $t_3$  مشخص می شوند. و  $t_4$  سپس می توانیم به دست آوریم:

$$\Delta t_2 = t_2 - t_1; \Delta t_3 = t_3 - t_1; \Delta t_4 = t_4 - t_1; \quad (7)$$

در فرمول،  $t_2$ ،  $t_3$  و  $t_4$  به ترتیب خطای زمانی خروجی DAC2، DAC3 و DAC4 از طریق مالتی پلکسر هستند. بنابراین، خطای زمانی  $\Delta t$  کانال های مختلف را می توان با اندازه گیری تاخیر زمانی، همانطور که در شکل 10 نشان داده شده است، بدست آورد.

در ترکیب با شکل 10، با استفاده از انعکاس خطای زمانی روی خطای دامنه، خطای زمانی به صورت کمی تحلیل و تحقیق می شود. از شکل می توان دریافت که وقتی خطای زمانی  $\Delta t$  باشد، مقدار متناظر منحنی 1 دارای اختلاف  $\Delta y$  با مقدار خروجی واقعی است. بنابراین تنها زمانی که خطای زمانی  $\Delta t$  است مقدار آنالوگ خروجی مربوطه را باید پیدا کرد و سپس مقدار دیجیتال ورودی مربوطه را تغییر داد تا مقدار آنالوگ خروجی DAC مربوطه پس از عبور از آن به صورت موج سینوسی خروجی شود. مالتی پلکسر مقدار شکل موج





شکل 10. نمودار رابطه خطای دامنه زمانی که خطای زمانی  $\Delta t$  باشد.

هنگامی که شکل موج خروجی DAC2، DAC3 و DAC4 و خطای زمانی خروجی پس از تعویض مالتی پلکسر به ترتیب  $\Delta t_2$ ،  $\Delta t_3$  و  $\Delta t_4$  باشد، شکل موج خروجی DAC3، DAC2 و DAC4 پس از عبور از مالتی پلکسر را می توان به صورت زیر بیان کرد.

خروجی DAC2:

$$x_2(t) = A \cdot \sin 2 \cdot \pi \cdot \frac{1}{2 \cdot \pi \cdot \Delta t_2 + \frac{1}{n \cdot T}} + \Delta t_2 n T \quad (8)$$

ب،  $\Delta t_2 = \frac{5 \cdot T}{n \cdot \pi}$ ،  $n = 1, 5, 9, 13, 17, 21, 25, 29, 33, 37, 41, 45, 49, 53, 57, 61, 65, 69, 73, 77, 81, 85, 89, 93, 97, 101, 105, 109, 113, 117, 121, 125, 129, 133, 137, 141, 145, 149, 153, 157, 161, 165, 169, 173, 177, 181, 185, 189, 193, 197, 201, 205, 209, 213, 217, 221, 225, 229, 233, 237, 241, 245, 249, 253, 257, 261, 265, 269, 273, 277, 281, 285, 289, 293, 297, 301, 305, 309, 313, 317, 321, 325, 329, 333, 337, 341, 345, 349, 353, 357, 361, 365, 369, 373, 377, 381, 385, 389, 393, 397, 401, 405, 409, 413, 417, 421, 425, 429, 433, 437, 441, 445, 449, 453, 457, 461, 465, 469, 473, 477, 481, 485, 489, 493, 497, 501, 505, 509, 513, 517, 521, 525, 529, 533, 537, 541, 545, 549, 553, 557, 561, 565, 569, 573, 577, 581, 585, 589, 593, 597, 601, 605, 609, 613, 617, 621, 625, 629, 633, 637, 641, 645, 649, 653, 657, 661, 665, 669, 673, 677, 681, 685, 689, 693, 697, 701, 705, 709, 713, 717, 721, 725, 729, 733, 737, 741, 745, 749, 753, 757, 761, 765, 769, 773, 777, 781, 785, 789, 793, 797, 801, 805, 809, 813, 817, 821, 825, 829, 833, 837, 841, 845, 849, 853, 857, 861, 865, 869, 873, 877, 881, 885, 889, 893, 897, 901, 905, 909, 913, 917, 921, 925, 929, 933, 937, 941, 945, 949, 953, 957, 961, 965, 969, 973, 977, 981, 985, 989, 993, 997$

خروجی DAC3:

$$x_3(t) = A \cdot \sin 2 \cdot \pi \cdot \frac{1}{2 \cdot \pi \cdot \Delta t_3 + \frac{1}{n \cdot T}} + \Delta t_3 n T \quad (9)$$

ب،  $\Delta t_3 = \frac{10 \cdot T}{n \cdot \pi}$ ،  $n = 2, 6, 10, 14, 18, 22, 26, 30, 34, 38, 42, 46, 50, 54, 58, 62, 66, 70, 74, 78, 82, 86, 90, 94, 98, 102, 106, 110, 114, 118, 122, 126, 130, 134, 138, 142, 146, 150, 154, 158, 162, 166, 170, 174, 178, 182, 186, 190, 194, 198, 202, 206, 210, 214, 218, 222, 226, 230, 234, 238, 242, 246, 250, 254, 258, 262, 266, 270, 274, 278, 282, 286, 290, 294, 298, 302, 306, 310, 314, 318, 322, 326, 330, 334, 338, 342, 346, 350, 354, 358, 362, 366, 370, 374, 378, 382, 386, 390, 394, 398, 402, 406, 410, 414, 418, 422, 426, 430, 434, 438, 442, 446, 450, 454, 458, 462, 466, 470, 474, 478, 482, 486, 490, 494, 498, 502, 506, 510, 514, 518, 522, 526, 530, 534, 538, 542, 546, 550, 554, 558, 562, 566, 570, 574, 578, 582, 586, 590, 594, 598, 602, 606, 610, 614, 618, 622, 626, 630, 634, 638, 642, 646, 650, 654, 658, 662, 666, 670, 674, 678, 682, 686, 690, 694, 698, 702, 706, 710, 714, 718, 722, 726, 730, 734, 738, 742, 746, 750, 754, 758, 762, 766, 770, 774, 778, 782, 786, 790, 794, 798, 802, 806, 810, 814, 818, 822, 826, 830, 834, 838, 842, 846, 850, 854, 858, 862, 866, 870, 874, 878, 882, 886, 890, 894, 898, 902, 906, 910, 914, 918, 922, 926, 930, 934, 938, 942, 946, 950, 954, 958, 962, 966, 970, 974, 978, 982, 986, 990, 994$

خروجی DAC4:

$$x_4(t) = A \cdot \sin 2 \cdot \pi \cdot \frac{1}{2 \cdot \pi \cdot \Delta t_4 + \frac{1}{n \cdot T}} + \Delta t_4 n T \quad (10)$$


ب،  $\Delta t_4 = \frac{15 \cdot T}{n \cdot \pi}$ ،  $n = 3, 7, 11, 15, 19, 23, 27, 31, 35, 39, 43, 47, 51, 55, 59, 63, 67, 71, 75, 79, 83, 87, 91, 95, 99, 103, 107, 111, 115, 119, 123, 127, 131, 135, 139, 143, 147, 151, 155, 159, 163, 167, 171, 175, 179, 183, 187, 191, 195, 199, 203, 207, 211, 215, 219, 223, 227, 231, 235, 239, 243, 247, 251, 255, 259, 263, 267, 271, 275, 279, 283, 287, 291, 295, 299, 303, 307, 311, 315, 319, 323, 327, 331, 335, 339, 343, 347, 351, 355, 359, 363, 367, 371, 375, 379, 383, 387, 391, 395, 399, 403, 407, 411, 415, 419, 423, 427, 431, 435, 439, 443, 447, 451, 455, 459, 463, 467, 471, 475, 479, 483, 487, 491, 495, 499, 503, 507, 511, 515, 519, 523, 527, 531, 535, 539, 543, 547, 551, 555, 559, 563, 567, 571, 575, 579, 583, 587, 591, 595, 599, 603, 607, 611, 615, 619, 623, 627, 631, 635, 639, 643, 647, 651, 655, 659, 663, 667, 671, 675, 679, 683, 687, 691, 695, 699, 703, 707, 711, 715, 719, 723, 727, 731, 735, 739, 743, 747, 751, 755, 759, 763, 767, 771, 775, 779, 783, 787, 791, 795, 799, 803, 807, 811, 815, 819, 823, 827, 831, 835, 839, 843, 847, 851, 855, 859, 863, 867, 871, 875, 879, 883, 887, 891, 895, 899, 903, 907, 911, 915, 919, 923, 927, 931, 935, 939, 943, 947, 951, 955, 959, 963, 967, 971, 975, 979, 983, 987, 991$

بنابراین، کمیت دیجیتال در DAC2 نیاز به به روز رسانی دارد و کمیت دیجیتال مربوط به مقدار شکل موج آنالوگ در فرمول (8) به DAC2 داده می شود و سپس با خروجی آن، شکل موج خروجی می تواند با شکل موج خروجی مربوطه DAC1 مطابقت داشته باشد. به همین ترتیب، داده های شکل موج از پیش ذخیره شده DAC3 و DAC4 نیز باید بر این اساس به روز شوند. با توجه به خطای زمانی اندازه گیری شده قبلی  $\Delta t_3$  و  $\Delta t_4$  ترکیب با فرمول های (8) و (10) مقدار شبیه سازی محاسبه و به روز می شود.

پس از به دست آوردن مقادیر ولتاژ آنالوگ مورد نیاز DAC3، DAC2 و DAC4 جدید، از فرمول (1) برای بدست آوردن مقدار دیجیتال مربوط به هر مقدار آنالوگ استفاده کنید و سپس آن را در فضای ذخیره سازی مربوطه ذخیره کنید تا برای جمع آوری و خروجی شود.


5. نتایج آزمون و تجزیه و تحلیل

از یک آنالایزر طیف برای اندازه گیری کیفیت سیگنال خروجی آن یعنی SNR استفاده کنید. نمودار بلوک تست در شکل 11 نشان داده شده است.



شکل 11. بلوک دیاگرام آزمون SNR پارامتر دینامیکی.

با توجه به این طرح، برد مدار به طور خاص طراحی شده و آزمایش واقعی است نمودار اتصال در شکل 12 نشان داده شده است.




شکل 12. (الف) برد مدار طراحی شده خاص و (ب) نمودار اتصال آزمایشی واقعی.

هنگام استفاده از طیف سنج برای آزمایش SNR، به دلیل محدودیت دامنه دینامیکی طیف سنج، لازم است قدرت سیگنال خروجی و توان نویز خروجی تحت درجات تضعیف مختلف مشاهده شود. به دلیل رقم نویز سیستم در آنالایزر طیف و عملکرد اعوجاج میکسر ورودی، محدوده دینامیکی آنالایزر طیف با محدوده قابل اندازه گیری آن ناسازگار است و پارامترهای تست مناسب باید با توجه به موقعیت خاص تنظیم شوند [24]. برای آزمون این موضوع از تحلیلگر طیف نوع GA4063 استفاده شد. دارای محدوده قابل اندازه گیری +30 دسی بل تا 148 دسی بل متر است. علاوه بر این، واحد تحلیلگر طیف dBm است که با واحد dB، SNR متفاوت است. بنابراین، پس از به دست آوردن نتایج آزمون، باید SNR را از طریق فرمول (11) محاسبه کنیم. SNR برابر با قدرت سیگنال منهای قدرت نویز است.


$$\text{SNR(dB)} = 10 \log_{10} \frac{\text{سیگنال (mW)}}{\text{Pnoise (mW)}} = 10 \log_{10} \frac{\text{Psignal (dBm)}}{\text{Pnoise (dBm)}} \quad (11)$$

ابتدا سیگنال را قبل و بعد از فیلتر اندازه گیری کردیم. نتیجه در شکل 13 نشان داده شده است.



شکل 13. نتیجه آزمایش موج سینوسی 10 کیلوهرتز. (الف) سیگنال قبل از فیلتر. (ب) سیگنال بعد از فیلتر.

در شکل 13 فرکانس سیگنال تست شده 10 کیلوهرتز است. گستره آنالایزر طیف 32 کیلوهرتز تنظیم شده است که می تواند شامل هارمونیک های دوم، سوم و چهارم باشد. از شکل 13 الف می توان دریافت که مولفه های هارمونیک دوم و سوم کمی بالا هستند. با این حال، در شکل 13b، اجزای هارمونیک سیگنال پس از فیلتر بسیار کاهش می یابد. بنابراین، سیگنال باید بعد از فیلتر تست شود. هنگام خروجی یک سیگنال سینوسی با فرکانس 10 کیلوهرتز، نتیجه تست SNR در شکل 14 نشان داده شده است.



شکل 14. نتیجه آزمایش SNR موج سینوسی 10 کیلوهرتز. (الف) تست قدرت سیگنال. (ب) تست قدرت نویز.

اولاً، هنگامی که ضریب تضعیف روی 30 دسی بل تنظیم می شود، مقدار توان اندازه گیری شده سیگنال ورودی 5.49 دسی بل متر است همانطور که در استاندارد فرکانس در شکل 14a نشان داده شده است. سپس نقطه مرجع را در موقعیت مناسب تنظیم کرده و ضریب تضعیف را کاهش دهید. هنگامی که ضریب تضعیف روی 0 دسی بل تنظیم می شود، نویز سیگنال ورودی را می توان با مشاهده خط علامت گذاری تحلیگر طیف، -98.00 دسی بل اندازه گیری کرد. بنابراین، زمانی که مدار TIDAC سیگنالی با فرکانس 10 کیلوهرتز را صادر می کند، SNR 103.49 دسی بل است.

علاوه بر سیگنال سینوسی 10 کیلوهرتز، سایر گروه های مقادیر فرکانس در محدوده اندازه گیری تحلیگر طیف آزمایش شدند. SNR مربوطه زمانی که مدار TIDAC و مدار تک DAC یک موج سینوسی با فرکانس یکسان را خروجی می دهند به ترتیب اندازه گیری می شوند. نتایج خاص در جدول 1 نشان داده شده است.

جدول 1. نتیجه تست SNR.

عدد	نتایج تست مدار TIDAC	نتایج آزمایش مدار تک DAC			نتایج تست مدار TIDAC		
		توان نویز (dBm)	SNR (dB)	قدرت سیگنال (dBm)	توان نویز (dBm)	SNR (dB)	فرکانس فرکانس سیگنال (dBm)
1	9 K	5.35	101.00	106.35	5.50	99.00-	104.50
2	10 K	5.32	99.00-	104.32	5.49	-98.00	103.49
3	50 K	5.30	97.00	102.30	5.49	97.00	102.49
4	100 K	4.47	-92.00	96.47	5.49	-95.00	100.49
5	150 K	1.23	90.00-	91.23	5.24	93.00	98.24
6	200 K	0.59	-89.00	89.59	4.09	91.00	95.09

از جدول 1 می توان دریافت که وقتی فرکانس سیگنال خروجی کم است، نتیجه تست SNR مدار تک DAC بهتر از نتیجه آزمایش مدار TIDAC است. با این حال، هنگامی که فرکانس به تدریج افزایش می یابد، دامنه DAC منفرد سریعتر کاهش می یابد و نویز بیشتر افزایش می یابد. بنابراین، SNR به خوبی سیگنال خروجی مدار TIDAC نیست. دلیل آن این است که در فرکانس های پایین تعداد نقاط نمونه برداری در هر سیکل از دو مدار کافی است و سیگنال خروجی عمدتاً تحت تأثیر نویز قرار می گیرد. TIDAC به دلیل معرفی مدارهای بیشتر، نویز را افزایش می دهد، بنابراین SNR کمتر است. با افزایش فرکانس، تعداد نمونه برداری از سیگنال خروجی مدار تک DAC در هر سیکل کاهش می یابد. هنگامی که تعداد در هر چرخه بسیار کوچک است، بازیابی سیگنال خروجی به شکل موج اصلی دشوار است. نویز افزایش می یابد و دامنه سیگنال کاهش می یابد. با این حال، اعداد نمونه برداری کافی برای حفظ دامنه سیگنال بدون تغییر در مدار TIDAC وجود دارد. بنابراین، در مقابل، SNR سیگنال خروجی یک واحد

مدار DAC بسیار کمتر از مدار TIDAC است.

#### 6. نتیجه گیری

از طریق آزمایش های بالا، نتایج آزمایش مدار تک DAC نشان دهنده روش های رایج تولید سیگنال است که معمولاً فقط یک DAC برای تولید سیگنال است. از نتایج آزمایش در جدول، می توان فهمید که کیفیت سیگنال مدار تک DAC در زمانی که فرکانس سیگنال خروجی پایین است، بهتر از مدار TIDAC است. با این حال، با افزایش فرکانس سیگنال، کیفیت سیگنال خروجی مدار تک DAC بدتر و بدتر می شود. با این حال، از جدول 1 می توان دید که کیفیت سیگنال خروجی مدار TIDAC را می توان در 95 دسی بل تا 200 کیلوهرتز حفظ کرد، به ویژه 49/103 دسی بل (-98) تا (5.49) در 10 K، همانطور که در شکل 14 نشان داده شده است.

بنابراین، روش تولید سیگنال مبتنی بر TIDAC می تواند سیگنال های با وضوح بالا مورد نیاز برای آزمایش تراشه ADC با دقت بالا تولید کند. مدار TIDAC طراحی شده با این روش با یک فیلتر ساده که می تواند اجزای هارمونیک سیگنال را کاهش دهد همانطور که در شکل 13 در نظر گرفته شده است می تواند به SNR 104.50 دسی بل برسد. با توجه به نتایج آزمایش، روش تولید سیگنال مبتنی بر TIDAC را می توان در تست ADC با وضوح بالا استفاده کرد.

مشارکت نویسنده: LW، Conceptualization، WZ، سخت افزار، WC و؛ LW، نرم افزار، IRH، اعتبار سنجی، WC و؛ RH، تجزیه و تحلیل رسمی، WC و؛ LW، منابع، KC، مدیریت داده، RH و WC و؛ LW، نوشتن - آماده سازی پیش نویس اصلی، WC و؛ KC، نوشتن - بررسی و ویرایش، LW و؛ WZ، تجسم، WC، نظارت، KC، مدیریت پروژه، WZ، کسب بودجه، LW، همه نویسندگان نسخه منتشر شده نسخه خطی را خوانده و با آن موافقت کرده اند.

بودجه: این کار تا حدی توسط صندوق های تحقیقات بنیادی برای دانشگاه های مرکزی تحت کمک های بلاعوض ZYGX2019J063 و ZYGX2020ZB001 و دومین دسته از پروژه های آموزشی مشارکتی صنعت و دانشگاه وزارت آموزش و پرورش در سال 2019 (201907020) پشتیبانی می شود.

بیانیه هیئت بررسی نهادی: قابل اجرا نیست.

بیانیه رضایت آگاهانه: قابل اجرا نیست.

بیانیه در دسترس بودن داده ها: داده های ارائه شده در این مطالعه به درخواست نویسنده مسئول در دسترس است. به دلیل اینکه پروژه پیگیری نهایی نشده است، داده ها برای عموم در دسترس نیستند.

تضاد منافع: نویسندگان هیچ گونه تضاد منافع را اعلام نمی کنند.

#### منابع

1. Li, J., Shi, H., H. Shi, H. مروری بر توسعه فناوری تشخیص خطای مدار آنالوگ مدرن. محاسبه کنید. Meas. [CrossRef] 2019, 27, 5-8.
2. یو، جی. اولین انجمن فناوری تست آی سی با موفقیت در پکن برگزار شد. نیمه ثانیه. Inf. 2008, 6, 78.
3. لانگ، T. تحقیق در مورد تولید آزمایش و تشخیص خطا در مدارهای آنالوگ. دانشگاه علوم و فناوری الکترونیک چین: چنگدو، چین، 2011.
4. Fu, W. طراحی پارامتر زمان و واحد اندازه گیری پارامتر DC در سیستم تست IC؛ دانشگاه علوم و فناوری الکترونیک چین: چنگدو، چین، 2013؛ صص 15-18.
5. Fang, Y. ال. تحقیق تست IC بر اساس سیستم تست LTX-77 مکانیک. ماتر [CrossRef] 2014, 496-500, 1176-1179.
6. زانگ، ج. وانگ، جی. هو، ال. Gong, N. تکنیک IO قابل استفاده مجدد برای بهبود کاربرد منطقه مدار آزمایش IC در مجموعه مقالات یازدهمین کنفرانس بین المللی IEEE 2015 در (ASIC) (ASICON) چنگدو، چین، 3 تا 6 نوامبر 2015. صص 1-5.
7. تکنیکس. ژنراتورهای شکل موج دلخواه سری AWG5200 در دسترس آنلاین: <https://www.tek.com/arbitrary-waveform>.
- ژنراتور/awg5200 (دسترسی در 4 فوریه 2022).
8. NI، خانواده مولد شکل موج دلخواه PXIe-54x3 در دسترس آنلاین: <https://www.ni.com/zh-cn/innovations/white-papers/17/the-pxie-54x3-arbitrary-waveform-generator-family.html> (دسترسی در 4 فوریه 2022).
9. Applicos. PG24192 PXI Dual channel 24-bit / 192ksps Arbitrary Waveform Generator. در دسترس آنلاین: <https://www.cnrood.com/en/pg24192> (دسترسی در 4 فوریه 2022).
10. استاندارد IEEE برای اصطلاحات و روشهای آزمایش برای مبدل های آنالوگ به دیجیتال در (Revision of IEEE Std 1241-2000); IEEE: Piscataway, NJ, USA, 2011; 1-139. [CrossRef]
11. H. تحقیق و تحقق مدار تبدیل DA با وضوح بالا و سرعت بالا. دانشگاه علوم الکترونیک و فناوری چین: چنگدو، چین، 2019.
12. بالاسوبرامانیا، س. کریچ، جی. ویلسون، جی. Yoder, SM؛ مک کیو، جی جی؛ ورهلیست، ام. خلیل، دلیو مبدل های دیجیتال به آنالوگ IEEE Trans. سیستم مدار. [CrossRef] II Express Briefs 2011, 58, 882-886.
13. زانگ، ج. ژنگ، ز. Chen, P. طراحی با وضوح 20 بیت با استفاده از 16 بیت DAC. الکترون. تولید [CrossRef] 2003, 12, 17-18.
14. آهنگ، ف. آدامس؛ Yang, Z. رزولوشن بالای 32 بیتی D/A در تراشه DAC0832 تحقق بخشید. میکرو کامپیوتر. Inf. 2007, 23, 293-294.
15. جیا، ال. او، ز. Zeng, D. اندازه گیری نویز حرارتی مقاومتی بر اساس تقویت کننده قفل شده فاز دیجیتال. فیزیک انقضا. 2018, 38, 1-5. [CrossRef]
16. گائو، ج. بله، پی. Zeng, H. تکنیک کالیبراسیون تطبیقی از عدم تطابق انحراف زمان بندی در مبدل های آنالوگ به دیجیتال با زمان. کشیش علمی ساز. [CrossRef] 025102, 2019, 90.
17. Zeng, H. تحقیق و طراحی کانال آنالوگ کم نویز پهن باند 1GHz دانشگاه علم و صنعت الکترونیک: چنگدو، چین، 2017.
18. Mou, F. طراحی و کاربرد منبع مرجع با ضریب دمای پایین و سرکوب توان بالا. دانشگاه علم و فناوری الکترونیک: چنگدو، چین، [CrossRef] 2010.
19. An, C. طراحی منبع ولتاژ دوقطبی خود تنظیم DAC؛ دانشگاه Xiangtan: Xiangtan, چین، [CrossRef] 2012.
20. ژنگ، ی. یائو، ایکس. گوا، اچ. بائو، دی. Wang, Y. تحقیق در مورد ویژگی های نویز مقاومتی بر اساس تقویت کننده قفل فاز دیجیتال. فیزیک انقضا [CrossRef] 2021, 41, 11-18.
21. زانگ، ج. ژانگ، ال. وانگ، ز. هوانگ، ام. Zhao, Z. تجزیه و تحلیل نویز و دفع مدار پیش تقویت کننده جریان سنج گردابی. Ind. تکنولوژی نوآوری. [CrossRef] 2021, 8, 132-134 + 144.
22. سان، ی. لی، ایکس. Ma, X. چندین تکنیک برای بهبود قابلیت اطمینان مدار. Hebei Univ. [علمی تکنولوژی] [CrossRef] 2002, 23, 41-44.
23. یینگ، جی. لیو، کیو. روش تحلیل خطای خطی منبع ولتاژ R-2R شبکه نردبانی DAC. میکرو الکترونیک. [CrossRef] 2006, 36, 257-260.
24. Shang, J. تجزیه و تحلیل محدوده دینامیکی آنالایزر طیف. رادیو چین [CrossRef] 2005, 10, 37-41.

