

سوالات زیر را با زبان VHDL پیاده سازی کنید. در پایان برای هر سوال تمامی فایل های vhdl تون رو اعم از کد و تست بنج توی یک فایل مرج کنید(همه ی کد ها پشت سر هم باشند) و بفروستید(در صورت عدم تطابق با کد اصلیتون و یا در صورت عدم ارسال نمره اون سوال رو از دست میدید)  
و در بخش همه ی پاسخ ها تمامی فولدر های پروژه هاتون رو با داک و عکس ویو فرم ها رو زیپ کنید و ارسال کنید.

Q1)

Subprograms in VHDL, such as procedures and functions, are used to define common operations within many designs and to define common declarations, such as port names and constants values, in one file, instead of declaring in each file.

Design a VHDL package that implements complex matrix operations using procedures and functions. The package should contain custom data type for complex numbers and also supports matrices of different dimensions, and the user should be able to specify the dimensions as generic parameters.

Subprograms included in this package is as follows:

- Function to add two given matrices.
- Function to multiply two given matrices.
- Procedure to fill a matrix randomly and finally return the result as an out signal.
- Procedure to print out the result.

Q2)

Recursion is a method of defining functions in which the function being defined calls itself. The idea is to execute a task in a loop, in a self-similar way. However you should note that recursive functions in VHDL can consume a significant number of resources in FPGA implementations. It is essential to consider the trade-offs between resource usage and design complexity when using recursive functions in VHDL.

Design a package that consists of following recursive functions:

- BCD to binary: Design a function that gets a std\_logic\_vector which is a BCD number and returns its binary representation.
- Binary reverser: Design a function that gets a std\_logic\_vector as input and returns a std\_logic\_vector which is the reverse form of input.

For binary reverser function, consider a scenario that we want to reverse a binary number with length of 5. Synthesize code for such scenario and draw schematic view of the design.

Answer of this problem should contain both the source code and requested schematic view.

Q3)

Consider a 30\*30 pixels grayscale image(2D array of integers(0 – 255)) and a 3\*3 filter (2D array of real (0-1))

We are going to filter this image using a convolution using a convolution unit that gets a 3\*3 window of image and the filter and produces a Real number between 0 to 255 using the formula below:

$$\begin{aligned} \text{Result} = & (\text{Window}[0,0] * \text{Filter}[0,0] + \text{Window}[0,1] * \text{Filter}[0,1] + \text{Window}[0,2] \\ & * \text{Filter}[0,2] + \text{Window}[1,0] * \text{Filter}[1,0] + \text{Window}[1,1] * \text{Filter}[1,1] \\ & + \text{Window}[1,2] * \text{Filter}[1,2] + \text{Window}[2,0] * \text{Filter}[2,0] + \text{Window}[2,1] \\ & * \text{Filter}[2,1] + \text{Window}[2,2] * \text{Filter}[2,2])/9 \end{aligned}$$

But instead of using only one convolution unit which results in taking 28\*28=784 cycles to completely filter the image we want to have the option of using up to 28 convolution units(you can use 1,2,4,7,14,28 units only). For example, if we use 28 units in our hardware, we can filter the image in only 28 cycles and get the feature map.

Here is what you are going to do:

Make a package and define the image and filter and the types, functions and procedures you are going to use

Make the convolution unit with 2 inputs and 1 output( you can also pass the whole image to unit with index instead of passing window)

Make the Main components with the generic integer on N that indicates number of Convolution units that we are going to use

Show the result feature map(29\*29 of Real)(bonus for saving the result into a txt file)

About using multiple units its up to you how to handle it

You can see how convolution is done with one unit using this link.

سوالات زیر را با زبان VHDL پیاده سازی کنید. در پایان برای هر سوال تمامی فایل های vhdl تون رو اعم از کد و تست بنج تو یک فایل مرج کنید(همه ی کد ها پشت سر هم باشند) و بفرستید(در صورت عدم تطابق با کد اصلیتون و یا در صورت عدم ارسال نمره اون سوال رو از دست میدید)  
و در بخش همه ی پاسخ ها تمامی فولدر های پروژه هاتون رو با داک و عکس ویو فرم ها رو زیپ کنید و ارسال کنید.

### سوال اول

**\*\* برای این سوال حتما باید با Finite State Machine(FSM) حل شود و حتما نمودار FSM خود را نیز ارسال**

**\*\* کنید**

مداری طراحی کنید که یک  $n$  بیتی باینری را دریافت کند و اندیس ابتدا و انتهای صفر های پشت سر هم اولین بلوک بعد از اولین بلوک تعداد یک ها و اندیس ابتدا و انتهای آخرین صفر های آخرین بلوک صفر را به صورت رشته ای به فرمت باینری نمایش دهد.

Example

Input : 001111000000111110001

Output:

111(7) - 1011 (12) → Start And End Index Of First zero Block After First One Block

10010(18) - 10100 (20) → Start And End Index Of Last zero Block

### سوال دوم

**\*\* برای این سوال حتما باید با Finite State Machine(FSM) حل شود و حتما نمودار FSM خود را نیز ارسال**

**\*\* کنید**

مداری طراحی کنید که یک  $n$  بیتی باینری را دریافت کنید و اگر شامل زیر دنباله "۱۰۰۱۰۰۱" بود  $n$  بیتی را معکوس کند(یعنی تمامی ۱ ها را ۰ و تمامی ۰ ها را ۱ کند) و اگر شامل زیر دنباله "۱۰۰۱۰۰۱" نبود و شامل زیر دنباله "۰۰۱۰۰" بود به  $n$  بیتی یک واحد اضافه کند و گرنه خود  $n$  بیتی اصلی را نمایش دهد.

تعریف زیر دنباله : به حذف تعدادی از خانه های  $n$  بیتی اصلی (میتواند خانه ای حذف نشود) به یک دنباله ناتهی زیر دنباله میگویند.  
نکته: زیر دنباله میتواند خانه های متوالی دنباله اصلی نباشد.

مثال :

۰۱۱۱۰۱۱۱۰۰۱۱۰۰۱۱۱۰۰۱۱ شامل زیر دنباله "۱۰۰۱۰۰۱" است.

Example 1)

Input : 00111100011110001

Output: 11000011100001110

Example 2)

Input : 1100011100

Output: 1100011101

Example 3)

Input : 1100011

Output: 1100011

### سوال سوم )

مداری را طراحی کنید که زیر دنباله ی '1110' را با استفاده از

الف ) Mealy FSM

ب ) Moore FSM

تشخیص دهد.

### سوال چهارم )

مداری را طراحی کنید که یک عدد 3 بیتی باینری را به یک عدد 8 بیتی unary تبدیل کند .

Example 1)

Input : 100(4)

Output: 00001111