

منطق عادی خاموش بر اساس سوئیچ های مقاومتی - بخش اول: دروازه های منطقی

S. Balatti, عضو دانشجو، S. Ambrogio، عضو دانشجو، D. Ielmini، عضو ارشد، IEEE

ذخیره سازی بیت چگالی بالا و مدارهای مجتمع (BRAM) [47]، [55] افزایش یافته است. این امر نیاز به مواد پیشرفته و مفاهیم سوئیچینگ جدید به شدت مورد نیاز است. در میان این رویکردهای برنامه، حافظه یک سوئیچینگ قابل تنظیم (BRAM) با امکان آرایش سوئیچینگ قابل تنظیم و استفاده از یک درایو غیر- (FBG) با سلسله ای پذیر فراهم می کند. این کار گیت های منطقی کامل و کاربردی را بر اساس فناوری IRRAM ارائه می کند. پیشنهاد شده است که مشخصات انتقال شده توسط سوئیچینگ های مبتنی بر IRRAM را کاهش دهد.

[21]-[18] مفهوم مواد (IMP) در مدارهای IRRAM با دو کلید موازی متصل شده [9]

[8] نشان داده شده است. IMP امکان منطق کامل عملکردی را از طریق تکرار مراحل محاسباتی چندگانه فراهم می کند، با این حال دستیابی به سایر توابع منطقی مانند AND

یا NOT در یک پالس ساعت می تواند زمان محاسبات را بسیار کاهش دهد و عملیات منطقی را ساده تر کند. AND، IMP، NOT و عملیات انتقال بیت نشان داده می شوند که هر کدام از یک پالس ساعت استفاده می کنند، در حالی که سایر عملکردها (به عنوان مثال، OR و XOR) در چند مرحله به دست می آیند. نتایج از منطق IRRAM برای مدارهای دیجیتالی معمولی خاموش با چگالی بسیار بالا پشتیبانی می کند.

این کار گیت های منطقی کامل و کاربردی را بر اساس سوئیچینگ های IRRAM نشان می دهد. توابع منطقی از طریق سوئیچینگ شرطی در مدارهای IRRAM با سوئیچینگ های متصل

به سریال انجام می شود. برخلاف کارهای قبلی که فقط IMP و عملیات مرتبط با آن (به عنوان مثال، IMP منفی، IMP معکوس، NOT) در یک پالس ساعت به دست می آمد

[9]، [8] در اینجا ما عملیات AND، IMP، NOT و انتقال بیت را نشان می دهیم، همه با یک پالس ساعت و 2 سوئیچ. در رویکرد ما، آشکاری عملیات منطقی بیشتر امکان پذیر


است زیرا ورودی و خروجی ماهیت یکسانی دارند، یعنی حالت مقاومت در یک سوئیچ

قابل تنظیم (BRAM) [47]، [55] افزایش یافته است. امروزه، مقیاس بندی CMOS به طور فزاینده ای به دلیل افزایش اولین جنبه های فیزیکی در مدارهای دیجیتال افزایش می دهد. برای سرکوب توان ناشی از نشتی، فناوری های جدید دستگاه، عملیات منطقی مبتنی بر سوئیچینگ (FBG) و سوئیچینگ نیانوالکتریک (NEM) با شیب زیرآستانه بهبود یافته، پیشنهاد شده اند. یک رویکرد رادیکال تر شامل اتخاذ سوئیچینگ



مبتنی بر هولاه [22] سوئیچینگ اقلیونیک [3] و سوئیچینگ مقاومتی [10]-[8] است. در بیشتر موارد، حالت های سوئیچینگ مواد غیرفرار هستند، که امکان ذخیره حالت های ورودی/خروجی یک گیت منطقی را حتی بدون هیچ منبع تغذیه فراهم می کند. این رویکرد اجازه می دهد تا مدارهای منطقی خاموش معمولی دو مزیت عمده داشته باشند: (1) سرکوب توان ساکن و (2) ذخیره سازی حالت های محاسبه شده در مدار منطقی، که در نتیجه ممکن است قابلیت راه اندازی فوری را داشته باشند.

II. ویژگی های رام

برای نشان دادن عملیات منطقی با سوئیچینگ مقاومتی، از دستگاه های IRRAM الکتروشیمیایی ارائه شده توسط Adesto Technologies [15] استفاده کردیم. پشته دستگاه شامل یک الکتروود پایینی، W، یک الکتروود جامد GeS₂ و یک الکتروود بالایی (TE) Ag بود. سوئیچینگ مقاومتی در این دستگاه ها به دلیل



در میان مفاهیم منطقی غیرفرار، مفاهیم مبتنی بر سوئیچینگ مقاومتی (یا memristive) به دلیل جریان عملیات مقیاس پذیر [12]، [11] سرعت سوئیچینگ بالا [14]، [13] و -2 ساده، علاقه زیادی به خود جلب کرده اند. ساختار ترمینال، که امکان ادغام یک سوئیچ را در یک مدار متقاطع با مساحت دستگاه جداگانه 24F که در آن F حداقل اندازه مشخصه مجاز توسط لیتوگرافی است را ممکن می سازد. سوئیچینگ مقاومتی غیرفرار است، بنابراین مبنایی برای حافظه سوئیچینگ مقاومتی (RRAM) برای



شکل 3. طرح بندی شماتیک گیت منطقی مبتنی بر (a) ساختار 2T2R مورد استفاده برای تأیید شکل (b) تصویر شماتیک سوئیچ RRAM در حالت های تنظیم مجدد (a) $(M=0)$ و تنظیم مجدد (b) $(M=1)$ فلز فعال نقره و دی الکتریک GeS₂ است. اعمال شده دیکته می شود.

مهاجرت ناشی از ولتاژ کاتیون های Ag در الکترولیت جامد، باعث تشکیل/اختلال یک رشته رسانا (CF) یا پل رسانا می شود. [24]، [23] شکل 1 ویژگی های IV دستگاه RRAM مورد استفاده در کار ما را نشان می دهد.

اعمال یک ولتاژ مثبت بالاتر از ولتاژ تنظیم شده V_{set} منجر به انتقال مجموعه از مقاومت بالا به مقاومت کم در نتیجه تشکیل CF می شود. حداکثر جریان توسط تنظیم اندازه گیری به یک جریان انطباق $I_C = 100 \mu A$ ثابت می شود تا امکان کنترل اندازه CF و در نتیجه مقاومت R فراهم شود.

پس از انتقال تنظیم، ولتاژ به مقدار VC حدود 0.15 ولت باز می گردد، که مشخصه ولتاژ را برای القای مهاجرت در CF در مقیاس زمانی 1 ثانیه آزمایش مشخص می کند. [25] اعمال یک ولتاژ منفی بالاتر از ولتاژ تنظیم مجدد V_{reset} منجر به انتقال مجدد از مقاومت کم به بالا می شود و انحلال CF با مهاجرت Ag به TE را آشکار می کند.

III. RAM LOGIC GATES

ابتدا دو مقدار منطقی را به حالت های دستگاه در شکل 2 اختصاص می دهیم. حالت های تنظیم و تنظیم مجدد به ترتیب به عنوان حالت های $M=0$ و $M=1$ تعریف می شوند، که در آن M متغیر حالت است که مقدار V_{set} را در منحنی IV منعکس می کند. [10] در یک گیت منطقی، RRAM دستگاه های سوئیچینگ (یا سوئیچ ها) هم حالت های ورودی/خروجی را ذخیره می کنند و هم در پاسخ به یک پالس محرک اعمال شده عمل می کنند.

توابع منطقی مختلف با مقادیر مختلف ولتاژ پالس، به عنوان مثال، ولتاژهای بالا/پایین [10] یا ولتاژهای مثبت/منفی به دست می آیند. این با گیت های منطقی CMOS معمولی متفاوت است، جایی که عملکرد منطقی به بهره ترانزیستور در پایه دیجیتالی شدن متکی است. منطق RRAM در عوض، هیچ بهره ای ندارد و به سوئیچینگ شرطی متکی است، جایی که یک سوئیچ در گیت منطقی می تواند وضعیت خود را بسته به مقدار حالت های ورودی (یعنی اولیه) تغییر دهد. رویکردهای منطقی بدون بهره مشابه قبلاً برای دستگاه های مبتنی بر سوئیچینگ مقاومتی، [9] سوئیچینگ مغناطیسی با گشتاور چرخشی [7] و تغییر فاز [10] گزارش شده بود.

شکل 2 به صورت شماتیک دو حالت دستگاه های RRAM یعنی حالت تنظیم (a) و حالت تنظیم مجدد (b) را نشان می دهد. در حالت تنظیم شده، RRAM به دلیل اتصال الکترولیت با پل رسانا CF، مقاومت را از حالت تنظیم مجدد، RRAM مقاومت بالایی را نشان می دهد. شکل CF در حالت تنظیم و تنظیم CMOS مبتنی بر موزون، RRAM مواد CMOS در واقع همگرا می شود و تفاوتی در ولتاژ و جریان مصرفی ندارد. در جدول 1 به عنوان تنظیم شده و به هم RRAM و CF پایین [28] [29] [30] [31] [32] [33] [34] [35] [36] [37] [38] [39] [40] [41] [42] [43] [44] [45] [46] [47] [48] [49] [50] [51] [52] [53] [54] [55] [56] [57] [58] [59] [60] [61] [62] [63] [64] [65] [66] [67] [68] [69] [70] [71] [72] [73] [74] [75] [76] [77] [78] [79] [80] [81] [82] [83] [84] [85] [86] [87] [88] [89] [90] [91] [92] [93] [94] [95] [96] [97] [98] [99] [100] [101] [102] [103] [104] [105] [106] [107] [108] [109] [110] [111] [112] [113] [114] [115] [116] [117] [118] [119] [120] [121] [122] [123] [124] [125] [126] [127] [128] [129] [130] [131] [132] [133] [134] [135] [136] [137] [138] [139] [140] [141] [142] [143] [144] [145] [146] [147] [148] [149] [150] [151] [152] [153] [154] [155] [156] [157] [158] [159] [160] [161] [162] [163] [164] [165] [166] [167] [168] [169] [170] [171] [172] [173] [174] [175] [176] [177] [178] [179] [180] [181] [182] [183] [184] [185] [186] [187] [188] [189] [190] [191] [192] [193] [194] [195] [196] [197] [198] [199] [200] [201] [202] [203] [204] [205] [206] [207] [208] [209] [210] [211] [212] [213] [214] [215] [216] [217] [218] [219] [220] [221] [222] [223] [224] [225] [226] [227] [228] [229] [230] [231] [232] [233] [234] [235] [236] [237] [238] [239] [240] [241] [242] [243] [244] [245] [246] [247] [248] [249] [250] [251] [252] [253] [254] [255] [256] [257] [258] [259] [260] [261] [262] [263] [264] [265] [266] [267] [268] [269] [270] [271] [272] [273] [274] [275] [276] [277] [278] [279] [280] [281] [282] [283] [284] [285] [286] [287] [288] [289] [290] [291] [292] [293] [294] [295] [296] [297] [298] [299] [300] [301] [302] [303] [304] [305] [306] [307] [308] [309] [310] [311] [312] [313] [314] [315] [316] [317] [318] [319] [320] [321] [322] [323] [324] [325] [326] [327] [328] [329] [330] [331] [332] [333] [334] [335] [336] [337] [338] [339] [340] [341] [342] [343] [344] [345] [346] [347] [348] [349] [350] [351] [352] [353] [354] [355] [356] [357] [358] [359] [360] [361] [362] [363] [364] [365] [366] [367] [368] [369] [370] [371] [372] [373] [374] [375] [376] [377] [378] [379] [380] [381] [382] [383] [384] [385] [386] [387] [388] [389] [390] [391] [392] [393] [394] [395] [396] [397] [398] [399] [400] [401] [402] [403] [404] [405] [406] [407] [408] [409] [410] [411] [412] [413] [414] [415] [416] [417] [418] [419] [420] [421] [422] [423] [424] [425] [426] [427] [428] [429] [430] [431] [432] [433] [434] [435] [436] [437] [438] [439] [440] [441] [442] [443] [444] [445] [446] [447] [448] [449] [450] [451] [452] [453] [454] [455] [456] [457] [458] [459] [460] [461] [462] [463] [464] [465] [466] [467] [468] [469] [470] [471] [472] [473] [474] [475] [476] [477] [478] [479] [480] [481] [482] [483] [484] [485] [486] [487] [488] [489] [490] [491] [492] [493] [494] [495] [496] [497] [498] [499] [500] [501] [502] [503] [504] [505] [506] [507] [508] [509] [510] [511] [512] [513] [514] [515] [516] [517] [518] [519] [520] [521] [522] [523] [524] [525] [526] [527] [528] [529] [530] [531] [532] [533] [534] [535] [536] [537] [538] [539] [540] [541] [542] [543] [544] [545] [546] [547] [548] [549] [550] [551] [552] [553] [554] [555] [556] [557] [558] [559] [560] [561] [562] [563] [564] [565] [566] [567] [568] [569] [570] [571] [572] [573] [574] [575] [576] [577] [578] [579] [580] [581] [582] [583] [584] [585] [586] [587] [588] [589] [590] [591] [592] [593] [594] [595] [596] [597] [598] [599] [600] [601] [602] [603] [604] [605] [606] [607] [608] [609] [610] [611] [612] [613] [614] [615] [616] [617] [618] [619] [620] [621] [622] [623] [624] [625] [626] [627] [628] [629] [630] [631] [632] [633] [634] [635] [636] [637] [638] [639] [640] [641] [642] [643] [644] [645] [646] [647] [648] [649] [650] [651] [652] [653] [654] [655] [656] [657] [658] [659] [660] [661] [662] [663] [664] [665] [666] [667] [668] [669] [670] [671] [672] [673] [674] [675] [676] [677] [678] [679] [680] [681] [682] [683] [684] [685] [686] [687] [688] [689] [690] [691] [692] [693] [694] [695] [696] [697] [698] [699] [700] [701] [702] [703] [704] [705] [706] [707] [708] [709] [710] [711] [712] [713] [714] [715] [716] [717] [718] [719] [720] [721] [722] [723] [724] [725] [726] [727] [728] [729] [730] [731] [732] [733] [734] [735] [736] [737] [738] [739] [740] [741] [742] [743] [744] [745] [746] [747] [748] [749] [750] [751] [752] [753] [754] [755] [756] [757] [758] [759] [760] [761] [762] [763] [764] [765] [766] [767] [768] [769] [770] [771] [772] [773] [774] [775] [776] [777] [778] [779] [780] [781] [782] [783] [784] [785] [786] [787] [788] [789] [790] [791] [792] [793] [794] [795] [796] [797] [798] [799] [800] [801] [802] [803] [804] [805] [806] [807] [808] [809] [810] [811] [812] [813] [814] [815] [816] [817] [818] [819] [820] [821] [822] [823] [824] [825] [826] [827] [828] [829] [830] [831] [832] [833] [834] [835] [836] [837] [838] [839] [840] [841] [842] [843] [844] [845] [846] [847] [848] [849] [850] [851] [852] [853] [854] [855] [856] [857] [858] [859] [860] [861] [862] [863] [864] [865] [866] [867] [868] [869] [870] [871] [872] [873] [874] [875] [876] [877] [878] [879] [880] [881] [882] [883] [884] [885] [886] [887] [888] [889] [890] [891] [892] [893] [894] [895] [896] [897] [898] [899] [900] [901] [902] [903] [904] [905] [906] [907] [908] [909] [910] [911] [912] [913] [914] [915] [916] [917] [918] [919] [920] [921] [922] [923] [924] [925] [926] [927] [928] [929] [930] [931] [932] [933] [934] [935] [936] [937] [938] [939] [940] [941] [942] [943] [944] [945] [946] [947] [948] [949] [950] [951] [952] [953] [954] [955] [956] [957] [958] [959] [960] [961] [962] [963] [964] [965] [966] [967] [968] [969] [970] [971] [972] [973] [974] [975] [976] [977] [978] [979] [980] [981] [982] [983] [984] [985] [986] [987] [988] [989] [990] [991] [992] [993] [994] [995] [996] [997] [998] [999] [1000]

غیرفرار سوئیچ ذخیره می شوند. از آنجایی که نیازی به ولتاژ منبع تغذیه برای حفظ حالت خروجی در یک دستگاه RRAM نیست، مصرف خاموش از نظر تئوری صفر است. این اجازه می دهد تا مدار منطقی به طور معمول خاموش شود و در نتیجه توان استاتیک و آماده به کار متوقف شود.

الف. راه اندازی آزمایشی

شکل 3a به طور شماتیک ساختار یک گیت منطقی مبتنی بر سوئیچ را نشان می دهد. دو دستگاه RRAM P (سوئیچ پایین) و Q (سوئیچ بالا) به صورت سری به هم متصل می شوند. هر دو کلید را می توان به صورت جداگانه به عنوان مثال، برای نوشتن وضعیت ورودی یا برای خواندن، با اعمال یک ولتاژ V_P یا V_Q همانطور که در شکل 3a نشان داده شده است، دسترسی داشت. با این حال، برای هدایت عملیات منطقی، ویژگی کلیدها باید سوئیچینگ دیجیتال RRAM با الکترولیت شونیلی از Ag-GeS₂ به عنوان یک دستگاه ایده آل برای عملیات منطقی پشتیبانی می کند.


اعمال یک ولتاژ محرک V به الکتروود بالایی در حالی که الکتروود میانی را شناور می‌کند و الکتروود پایینی را به زمین متصل می‌کند. بسته به حالت‌های P و Q و قطبیت V ، سوئیچینگ شرطی می‌تواند در هر یک از سوئیچ‌ها انجام شود، بنابراین منجر به یک عملیات محاسباتی می‌شود. اعمال یک V مثبت می‌تواند منجر به انتقال مجموعه ای از P یا Q شود، در حالی که یک V منفی می‌تواند انتقال مجدد را در هر یک از سوئیچ‌ها ایجاد کند. در نهایت، خروجی را می‌توان به عنوان حالت‌های نهایی P' و Q' سوئیچ‌ها به دست آورد، که سپس می‌تواند به عنوان حالت‌های ورودی جدید در همان سوئیچ استفاده شود یا می‌تواند برای عملیات بعدی به سوئیچ‌های دیگر منتقل شود. [10]

برای نشان دادن تجربی گیت‌های منطقی اساسی، از دستگاه RRAM متصل به یک ماتریس سوئیچینگ (Agilent 34970A) استفاده کردیم. ماتریس سوئیچینگ برای آماده سازی جداگانه 2 سوئیچ با تحلیلگر پارامتر (Agilent B1500A) و سپس اتصال آنها به صورت سری برای عملکرد تابع منطق مورد نیاز بود. مقاومت دستگاه RRAM هم قبل و هم بعد از عملیات منطقی اندازه گیری شد. برای گیت‌های منطقی پیچیده تر، یعنی XOR و OR، یک برد مدار چاپی با تمام اتصالات ایجاد کردیم. در حالی که پیکربندی مجدد سیم‌کشی با استفاده از ترانزیستورهای خارجی انجام شد، دستگاه‌های RRAM با سیم به برد متصل شدند. برای محافظت از حالت مقاومتی در طول پیکربندی مجدد و برای کنترل مقاومت پس از انتقال تنظیم، از دستگاه‌های 1T1R استفاده کردیم که در آن ترانزیستور به صورت سری به دستگاه سوئیچینگ متصل می‌شود. ساختار 2-ترانزیستور/2-مقاومت (2T2R) حاصل به صورت شماتیک در شکل 3b نشان داده شده است. برای استنباط وضعیت دستگاه RRAM قبل و بعد از محاسبه منطقی، جریان سوئیچینگ را در طول پالس محاسباتی می‌خوانیم. یک برد مشابه نیز برای نشان دادن جمع کننده کامل 1بیتی ارائه شده در مقاله همراه توسعه داده شد. [22]

ب. AND گیت و انتقال بیت

شکل 4 به طور شماتیک عملکرد یک گیت AND را توصیف می‌کند و از چپ به راست، حالت‌های اولیه (ورودی) سوئیچ‌ها، ویژگی‌های IV سوئیچینگ RRAM مربوطه، حالت‌های نهایی (خروجی) و نمایش تجربی از سوئیچ‌ها را نشان می‌دهد. دروازه منطق حالت‌های ورودی ممکن است مستقیماً در دو سوئیچ RRAM نوشته شوند یا از سوئیچ‌های دیگر به آنجا منتقل شوند یا نتیجه عملیات قبلی در سوئیچ‌ها باشند. عملیات منطقی با اعمال یک پالس محرک ولتاژ مثبت ($2V < V < 2V_{set}$) در دو سوئیچ متصل به سریال فعال می‌شود.

ولتاژ اعمال شده مثبت است، بنابراین سوئیچینگ فقط می‌تواند انتقال تنظیم را در هر یک از کلیدها القا کند. اگر $P = Q = 0$ (a)، هیچ تغییری نمی‌تواند انجام شود زیرا سوئیچ‌ها هر دو در حالت تنظیم هستند، بنابراین حالت‌های نهایی مانند حالت‌های اولیه هستند، یعنی $P' = Q' = 0$ (b)، و $P = 0$ (b)، $Q = 1$ بیشتر ولتاژ اعمال شده در سراسر Q کاهش می‌یابد و باعث انتقال مجموعه به $Q' = 0$ می‌شود. به طور مشابه، برای $P = 1$ و $Q = 0$ (c)، ولتاژ بزرگ در P باعث انتقال مجموعه به $P' = 0$ در نهایت، اگر P و Q هر دو برابر با 1 باشند، ولتاژ به طور مساوی بین P و Q تقسیم می‌شود و در نتیجه هیچ سوئیچگی در P یا Q انجام نمی‌شود، زیرا $V < 2V_{set}$ است. در نتیجه این سوئیچینگ شرطی، هر دو حالت خروجی P' یا Q' تابع AND حالات ورودی P و Q را ارائه می‌دهند، همانطور که در Tab خلاصه شده است. آ. به عنوان یک مورد خاص از عملیات AND برای $Q = 1$ ، وضعیت P به طور خودکار است



شکل 4. شماتیک گیت AND مبتنی بر RRAM که (از چپ به راست) حالت‌های اولیه (ورودی) P و Q ، منحنی‌های IV برای دستگاه‌های RRAM، حالت‌های نهایی (خروجی) و نمایش تجربی را نشان می‌دهد. جایی که جریان جریان دارد. قبل و بعد از پالس فعال در $V = 50$ میلی‌ولت اندازه گیری شد. چهار حالت اولیه P و Q در نظر گرفته می‌شوند، یعنی $P = 0$ (a)، $P = 0$ و $Q = 1$ (b)، $P = 1$ و $Q = 0$ (c) و $P = 1$ و $Q = 1$ (d). یک پالس ولتاژ مثبت اعمال می‌شود که منجر به عملکرد AND می‌شود.



به Q' منتقل می‌شود و به عنوان طرحی برای انتقال بیت بین دو سوئیچ عمل می‌کند.

تابع $P \cdot Q$ AND بطور تجربی برای 2 سوئیچ RRAM پل رسانا متصل به سیم نشان داده شده است. همانطور که با جریان اندازه گیری شده در $V = 50$ mV نشان داده شده در شکل 4 نشان داده شده است. یک پالس فعال 100 میلی‌ثانیه با ولتاژ 0.8V و ولت برای هدایت عملیات منطقی اعمال شد که منجر به انتقال مجموعه ای از 1 به 0 برای $P = 0$ و $Q = 1$ (b) و $P = 1$ و $Q = 0$ (c) = Q شد. هیچ تغییری برای $P = Q$ در (a) و (d) انجام نمی‌شود. رسانایی برای حالت 0 حدود 0.6 ms بود که مربوط به مقاومتی در حدود 1.65 کیلو اهم است. این حالت با محدود کردن جریان به $I_C = 100 \mu A$ در طول نوشتن اولیه و عملیات منطقی به دست آمد. جریان انطباق توسط ترانزیستورهای با یایاس مناسب در سری با سوئیچ‌ها در پیکربندی به اصطلاح یک ترانزیستور/یک مقاومت (1T1R) حفظ می‌شود. [11]، [12]، تغییرپذیری تصادفی حالت 1 ممکن است مشکلی را برای حالت $P = Q = 1$ در شکل 4d نشان دهد. به عنوان مثال، با فرض اینکه P مقاومت بالاتری نسبت به Q داشته باشد، V_P بالاتر از V_Q است، بنابراین احتمالاً انتقال مجموعه را در P القاء می‌کند. با این حال، نیز دارای V_{set} ولتاژ تنظیم بالاتری نسبت به Q است، به دلیل رابطه بین V_{set} و R [35]. همچنین، حتی در موردی که انتقال مجموعه در P آغاز می‌شود، به زودی V_P در تقسیم کننده ولتاژ کاهش می‌یابد، بنابراین فرآیند تنظیم مهار می‌شود. انتظار می‌رود که این اثرات از انتقال مجموعه ناشی از تغییرپذیری در حالت $P = Q = 1$ جلوگیری کند.

ج. IMP، NOT و بازسازی شکل 5 گیت مفهومی مواد (IMP) را نشان می‌دهد که از ساختاری مشابه دروازه AND تشکیل شده است اما تحت ولتاژ منفی $|V| < 2V_{reset}$ مشابه شکل 4، شکل 5، از چپ به راست، حالت‌های اولیه (ورودی)، منحنی‌های IV سوئیچینگ RRAM، حالت‌های نهایی (خروجی) و اندازه گیری شده را نشان می‌دهد.

جدول اجدول حقیقت برای و عملیات، برجسته کردن موارد خاص انتقال بیت. $Q' = P \cdot 1$.

		P-Q 0 0 0 1	P-Q 0 0 0 1	P-Q
		P' =	Q' =	
1	0			



شکل 6. منحنی های IV اندازه گیری شده در طول نوشتن اولیه ($V > 0$) و محاسبه برای IMP یا $P = 0$ و $Q = 0$. برای تغییر کنترل شده به $Q = 1$ ، باید روی یک R بالاتر (حالت $Q^* = 0^*$) یا آبی کمتر تنظیم شود.

در حال حاضر در حالت تنظیم مجدد است. در نهایت، برای $P = Q = 1$ هیچ بازنشانی امکان پذیر نیست زیرا هر دو IRRAM از قبل در حالت تنظیم مجدد هستند. پس از تعویض شرطی، خروجی Q' مطابق با تابع $Q' = P \cdot Q$ است، همانطور که در Tab خلاصه شده است. II.


برای کالری و یک شکل 5-5 سوئیچ خروجی (P) و (Q) در 50 mV باقی می ماند و بعد از اعمال پالس برای فعال نشانی می دهد، که نشان دهنده انتقال مجدد از $Q = 0$ به $Q = 1$ است. ترانزیستورها در ساختارهای 1T1R به رسانایی بالا تعصب داشتند تا افت ولتاژ در آنها به حداقل برسد.

شکل 5. شماتیک گیت منطقی IMP مبتنی بر RRAM که از چپ به راست حالت های اولیه (ورودی) P و Q، منحنی های IV برای دستگاه های RRAM حالت های نهایی (خروجی) و نمایش تجربی را نشان می دهد. جریان قبل و بعد از پالس فعال در $V = 50$ میلی ولت اندازه گیری شد. چهار حالت اولیه P و Q در نظر گرفته می شوند. یعنی $P = 0$ (a)، $P = Q = 1$ (b)، $Q = 1$ (c) و $Q = 0$ (d). یک ولتاژ منفی اعمال می شود که منجر به عملکرد IMP می شود.

جدول دوم، جدول حقیقت برای عملیات IMP برجسته کردن موارد خاص اینورتر بیت. $Q' = \text{NOT}(P) = P \cdot 0$.

		P 0 0 1 1	P 0 0 1 1
		P' =	Q' =
1	1		
1	0		
0	1		
0	0		
P	Q		

شکل 7. منحنی های IV اندازه گیری شده در طول عملیات بازسازی برای حالت (a) 0، (b) 0، (c) 1 اعمال ولتاژ رسانایی قبل و بعد از اعمال پالس فعال. برای $Q = 0$ ، ولتاژ به طور متناوب بین V_C و V_{set} تقسیم می شود. در این مورد، در حالت تنظیم شده با جریان تطبیق کمتر I_C آماده می شود، به عنوان مثال، $I_C = 30 \mu A$ در شکل (6) در ادامه به این حالت $Q = 0$ گفته می شود. عدم تعادل بین دو حالت منجر به افت ولتاژ بیشتر در سراسر Q می شود، بنابراین انتقال به $Q' = 1$ بدون اختلال به P را مجبور می کند، همانطور که رسانایی اندازه گیری شده Q پس از پالس فعال در شکل 5a نشان داده شده است که به مقدار کوچکی کاهش می یابد. برای $P = 0$ و $Q = 1$ (b)، افت ولتاژ در P ناچیز است، بنابراین از هرگونه انتقال مجدد جلوگیری می کند. ولتاژ بزرگتری که سراسر Q نمی تواند منجر به تغییر مجدد شود، زیرا Q است در حال حاضر در حالت تنظیم مجدد به طور مشابه، برای $P = 1$ و $Q = 0$ (c)، انتقال تنظیم مجدد در روش دیگر برای دستیابی به رفتارهای مختلف تنظیم مجدد برای P و Q در شکل 5a، استفاده از مواد مختلف IRRAM است.



شکل 7. منحنی های IV اندازه گیری شده در طول عملیات بازسازی برای حالت (a) 0، (b) 0، (c) 1 اعمال ولتاژ V_C و V_{set} حالت 0 به حالت (b) سوئیچ می شود در حالی که حالت (c) 1 مختل نمی شود زیرا $V_C < V_{set}$.

برای P و Q به عنوان مثال، RRAM Ag-GeS₂ مورد استفاده در این کار، عدم تقارن قابل توجهی را بین فرآیندهای مجموعه و تنظیم مجدد نشان می دهد، جایی که Ireset می تواند به طور قابل توجهی کوچکتر از IC باشد. [38]، [33]، [32] نسبت Ireset/IC برای دستگاههای RRAM Ag-GeS₂ می تواند به کوچکی 0.1 باشد و نشان داده شد که به IC بستگی دارد، یعنی با کاهش IC یک Ireset/IC کوچکتر به دست می آید. [38] عدم تقارن تنظیم / تنظیم مجدد به تنش فشاری که بر CF پس از انتقال مجموعه تأثیر می گذارد و به جمع شدن CF در طول انتقال تنظیم مجدد کمک می کند نسبت داده شد. از سوی دیگر، RRAM مبتنی بر اکسیدهای فلزی، مانند [39]، [25]، [11] HfO_x و [40] TaO_x معمولاً فرآیندهای تنظیم/بازنشانی متقارن را با IC Ireset نمایش می دهند. به دلیل وجود هر دو کاتیون، به عنوان مثال، Hf²⁺ و آیون ها، به عنوان مثال، O²⁻ هیچ اثر تنش قابل توجهی در این مورد انتظار نمی رود.

مهاجرت مخالف کاتیون ها و آیون ها ممکن است تجمع ناخالصی ها و ایجاد تنش را به حداقل برساند. یک گیت منطقی که در آن P دارای سوئیچینگ متقارن است (IC) Ireset و Q دارای سوئیچینگ تنظیم/تنظیم نامتقارن (IC < Ireset) می تواند ذاتاً رفتار IMP را در شکل 5 اجازه دهد. با انتخاب مناسب مواد الکترو/سوئیچینگ، 2 لایه می توان برای به حداقل رساندن عدم تطابق بین مقادیر Vset و Vset مهندسی کرد. در واقع، دستگاه های CBRAM یا Vset بالاتر از 1 ولت (بنابراین مشابه اکسید-RRAMها) گزارش شده است. [42]، [41]، [30]


D. دروازه OR سایر توابع منطقی را می توان با ترکیب توابع NOT، IMP و AND که در بالا مورد بحث قرار گرفت به دست آورد. OR را می توان به سادگی از طریق قضیه DeMorgan به دست آورد

جدول III

یادداشت سازی در دروازه در سکانس 3 پالس با 5 سوئیچ. عملیات IMP رنگ خاکستری مشخص شده است در حالی که این

نتیجه خروجی با رنگ سبز مشخص شده است.

ساعت =	1	2	3
P1=A			
P2=B			
	P3=0	P1	P3-P3-P4
	P4=0	P2	P4-P3-P4
P5=0			P4 P5



شکل 8. جریان سوئیچینگ اندازه گیری شده برای یک گیت OR ورودی 0 و 1 (a) و مدار مورد استفاده برای نمایش تجربی (b) عملیات در هر چرخه مطابق Tab انجام می شود. III سوئیچ ها به صورت P1 تا P5 نشان داده می شوند که P1 و P2 به عنوان ورودی، P3 و P4 به عنوان سوئیچ کمکی و P5 به عنوان خروجی خدمت می کنند. سه پالس ساعت برای عملیات OR استفاده می شود. فلش ها انتقالهای تنظیم و بازنشانی را نشان می دهند، عملیات IMP رنگ خاکستری برجسته شده اند.

(i) $A+B = \text{NOT}(\text{NOT}(A)\cdot\text{NOT}(B))$. وارونگی هر دو ورودی A و B، که می تواند به صورت موازی عمل کند، (ii) عملیات AND و (iii) وارونگی خروجی قبلی. این دنباله در Tab خلاصه شده است. 5 III سوئیچ مورد استفاده برای عملیات را نشان می دهد، یعنی 2 سوئیچ ورودی، $P1 = A$ ، $P2 = B$ ، خروجی $P5 = A \text{ OR } B$ و 2 سوئیچ کمکی P3 و P4. سوئیچ های P3 و P4 ابتدا در حالت 0 آماده می شوند زیرا باید در عملیات IMP با هدف وارونگی کار کنند (به جدول II مراجعه کنید). در اولین پالس ساعت، P3 مقدار معکوس P1 را دریافت می کند، در حالی که P4 نتایج معکوس P2 و P3 را دریافت می کند. در اولین پالس ساعت، P4 مقدار معکوس P3 را دریافت می کند، در حالی که P5 خروجی AND در یک جریان انطباق $I > I_0$ در مرحله سوم، P4 معکوس شده و به سوئیچ خروجی P5 منتقل می شود. حالت خروجی می تواند 0 یا 1 باشد، بنابراین می تواند به راحتی به عنوان عملوند دوم در یک عملیات IMP بعدی استفاده شود.

در صورت خواندن یا سایر انواع عملیات (به عنوان مثال، AND یا اولین عملوند در IMP) خروجی باید از 0 به 0 بازسازی شود، همانطور که در شکل 7 نشان داده شده


شکل 8a عملیات OR را با نشان دادن جریان اندازه گیری شده در طول سه مرحله عملیات OR در Tab نشان می دهد. III، یعنی AND، NOT، نهایی NOT این نمایش توسط تنظیمات آزمایشی در شکل 8b انجام شد، که در آن تمام گره های نشان داده شده از نظر الکتریکی برای انتخاب و/یا سوئیچینگ سوئیچهای RRAM منفرد در دسترس بودند. حالت های ورودی $A = 0$ و $B = 1$ برای مثال زدن عملیات منطقی انتخاب شدند. برای نمایش تجربی، دستگاههای RRAM با ساختارهای 1T1R برای اتصال سریال در معماری گیت منطقی شکل 3 به سیم متصل شدند. P3 ابتدا انتقال بازنشانی را در ابتدای پالس ساعت شماره 1 نشان می دهد، سپس در طول AND تغییر تنظیم می کند. عملیات در پالس ساعت دوم در نهایت، یک انتقال مجدد در P5 به دلیل $P4 = 0$ ظاهر می شود. حالت نهایی $P5 = 1$ خروجی عملیات OR را فراهم می کند. عملکرد گیت منطقی را می توان به طور مشابه برای سایر حالت های ورودی های A و B نشان داد.

E. دروازه XOR عملیات $A \oplus B$ را می توان در 3 مرحله توسط


آبشاری IMP، NOT، AND، یعنی:

$$A \oplus B = (A \oplus B) \cdot (B \oplus A), \quad (1)$$

که به صورت شماتیک در شکل 9 نشان داده شده است. IV دنباله 4 پالس را برای تکمیل عملیات XOR در مدار 5 سوئیچ RRAM نشان می دهد. ابتدا، از P1 به P5 با کاهش انطباق که می شود در حالی که B در P3 معکوس می شود. در پالس دوم، B معکوس می شود تا اینکه $\text{NOT}(B)$ را نشان دهد. در پالس سوم، $\text{NOT}(B)$ معکوس می شود تا اینکه $\text{NOT}(\text{NOT}(B)) = B$ را نشان دهد. در پالس چهارم، B معکوس می شود تا اینکه $\text{NOT}(B)$ را نشان دهد. در پالس سوم انجام می شود.



شکل 9. طرح شماتیک دروازه XOR استفاده از IMP، NOT، AND به دست آمده است.



شکل 10. اندازه گیری (a) و محاسبه (b) جریان سوئیچینگ برای یک گیت XOR با ورودی $A = 0$ و $B = 1$ در مدار مورد استفاده برای نمایش تجربی. (c) فلش ها انتقال های تنظیم و تنظیم مجدد را نشان می دهد. عملیات در هر چرخه مطابق Tab انجام می شود. IV.

جدول IV اجرای دروازه XOR در توالی پالس با 5 سوئیچ. عملیات IMP رنگ خاکستری مشخص می شود در حالی که نتیجه خروجی با رنگ سبز مشخص می شود.

ساعت =	1	2	3
P1=A	P1·P5		
P2=B			
P3=P3			P3=0 □ P2 □ P3
P4=A ⊕ B			P2 □ P4 P1 □ P4
P5=P5	P1·P5		P3 □ P5


ساعت =	2	3	4	5
P1 = 0 * P2 □ P1			P1 · P6	
P2 = A				
P3 = 0 *		P4 □ P3	P3 · P6	
P4 = B				
P5 = 0 *				P6 □ P5
P6 = 1			P3 · P6 P1 · P6	

با خروجی در $P4 = A \oplus B'$ و در $P5 = B' \oplus A$. در نهایت محصول $P4 \cdot P5$ AND در پالس چهارم انجام می شود. شکل 10 جریان اندازه گیری شده (a) و محاسبه شده (b) را به عنوان تابعی از زمان در طول عملیات توالی XOR نشان می دهد. IV در حالی که شکل 10c مدار مورد استفاده برای نمایش تجربی را نشان می دهد. نمایش برای ورودی $A = 0$ و $B = 1$ انجام شد، که منجر به خروجی $P4 = P5 = A \oplus B = 1$ شد. محاسبات با شبیه سازی سوئیچ های 2-RRAM با محدودیت جریان برای توصیف اثر انتخاب به دست آمد. ترانزیستورها شبیه سازیها با استفاده از یک مدل تحلیلی برای دمای تنظیم/تنظیم مجدد RRAM و مهاجرت به کمک میدان نقصهای یونیته انجام شد. [43] عملیات XOR برای دستیابی به توابع پیچیده تر ضروری است، مانند جمع که در مقاله همراه [22] به آن پرداخته شده است.

یکپارچه سازی، زیرا مدارهای CMOS به یک منطقه بسیار بزرگ برای راه اندازی همه سوئیچ ها نیاز دارند. برای کاهش پیچیدگی مدار، مدار را می توان در یک معماری crossbar اجرا کرد همانطور که در شکل 11 نشان داده شده است. در اینجا، سطح مقطع بخشی از یک آرایه میله متقاطع 2 لایه نشان داده شده است که شامل عناصر سوئیچینگ و انتخابگرها می شود. برای گیت های اساسی، یعنی AND و 2 IMP، سوئیچ از لایه های بالا و پایین (به عنوان مثال، $P1$ و $P2$ یا $P1$ و $P4$) را می توان برای انجام محاسبات با اعمال یک پالس محرک انتخاب کرد. برای توابع پیچیده تر، مانند OR، XOR، یک توالی مناسب از عملیات منطقی را می توان در سوئیچ های متعدد و پالس های ساعت متعدد انجام داد.

F. پیاده سازی Logic-Gates در یک آرایه crossbar

امکان پذیری گیت های منطقی در بخش های فرعی قبلی با فرض یک سیم کشی قابل تنظیم مجدد مورد بحث قرار گرفت. جایی که سوئیچ های جداگانه با سیم های مناسب برای محاسبه هر عملیات متصل شدند. اگرچه برای نمایش عملی منطق RRAM مفید است، سیم کشی قابل تنظیم مجدد بسیار گران است



شکل 11. مقطع بخشی از یک آرایه crossbar برای اجرای هر تابع عمومی. هر سلول منطقی شامل یک عنصر سوئیچ و یک انتخابگر است. این پیاده سازی crossbar می تواند مورد استفاده قرار گیرد، به عنوان مثال، برای OR تابع (Sec. IIID) یا XOR (Sec. IIIE) هر تابع منطقی عمومی.

IV. نتیجه گیری.

ما عملیات منطقی غیرفرار را در IRRAM از طریق سوئیچینگ شرطی در دستگاه های متصل به سریال نشان داده ایم. متغیر حالت RRAM می تواند 0 (وضعیت تنظیم مقاومت کم) یا 1 (وضعیت تنظیم مجدد با مقاومت بالا) باشد. متغیر حالت هم به عنوان ورودی یا هم خروجی عملیات منطقی استفاده می شود. و، IMP،

NOT و انتقال را می توان در یک پالس ساعت به دست آورد، در حالی که OR، XOR و تمام عملیات های دیگر (به عنوان مثال، NAND و NOR) در چندین مرحله محاسباتی به دست می آیند. رویکرد جدید منطق غیرفرار امکان سرکوب اتلاف توان نشستی استاتیک را فراهم می کند، در حالی که به لطف ساختار مقیاس پذیر 2 ترمنالی سوئیچ RRAM، مصرف منطقه را کاهش می دهد.

۷.قدردانی

نویسندگان Adesto Technologies را برای ارائه تایید می کنند
نمونه های تجربی RRAM برای این کار.

منابع

- 1] A. Ionescu و H. Riel، "ترانزیستورهای اثر میدان تونلی به عنوان سوئیچ‌های الکترونیکی کارآمد."، Nature، جلد. 479، شماره 7373، صفحات 329-337، 2011.
- 2] D. Akarvardar، K. Elata، R. Parsa، G. Wan، K. Yoo، J. Provine، P. Peumans، R. Howe، HSP Wong، "مطالعات طراحی برای دروازه های منطقی نانو الکترومکانیکی مکمل"، فناوری، pp. 299-302، 2007، IEDM Dig.
- 3] D. Nikonov و I. Young، "مروری اجمالی از دستگاه های فراتر از CMOS و یک روش یکسان برای محک زدن آنها"، Proc. IEEE، جلد. 101، شماره 12، صفحات 2498-2533، دسامبر 2013.
- Faukner، D. Atkinson، D. Petit، and RP Cowburn، "Magnetic domain-wall logic" Science، vol. 309، 1688-1692، 2005، 5741، شماره 4] DA Allwood، G. Xiong، CC
- 5]، در Magn، vol. 47، شماره 10، صفحات 2966-2969، اکتبر 2011.
- 6] B. Behin-Aein، D. Datta، S. Salahuddin و S. Datta، "پیشنهاد برای یک دستگاه منطقی تمام چرخشی با حافظه داخلی"، Nature Nanotechnology، جلد. 5، صص 266-270، 2010.
- and T. Ghani، "Proposal of a spin torque gate logic"، Electron Device Letters، IEEE، vol. 32، 1128-1130، اوت 2011.
- 7] E. Linn، R. Rosezin، S. Tappertz، U. Botzger، R. Waser، "عملیات منطقی فراتر از فون نویمان در آرایه های نوار مقاطع غیرفعال در کنار عملیات حافظه."، نانوتکنولوژی، نه، 23-30، 2012.
- 8] J. Borghetti، G. Snider، P. Kuekes، J. Yang، D. Stewart، "Memristive" عملیات منطقی 'stateful' را از طریق مفهوم مادی فعال می کنند، Nature، جلد. 464، شماره 7290، صفحات 873-876، 2010.
- 9] M. Cassinerio، N. Ciochini، D. Ielmini، "محاسبات منطقی در مواد تغییر فاز با تغییر آستانه و حافظه"، Advanced Materials، جلد. 25، شماره 41، صفحات 5975-5980، 2013.
- 10] HY Lee، PS Chen، TY Wu، YS Chen، CC Wang، PJ Tzeng، CH Lin، F. Chen، CH Lien، M.-J. Tsai، "سوئیچینگ دوقطبی کم و سرعت بالا با یک لایه بافر نازک راکتیو آدی RRAM قوی مبتنی بر HFO2"، در 297-300، IEDM Tech. Dig.، 2008، pp.
- 11] F. Nardi، D. Ielmini، C. Cagli، S. Spiga، M. Fanciulli، L. Goux، "Wouters" کنترل اندازه رشته و کاهش جریان تنظیم مجدد زیر 10 μA در حافظه های سوئیچینگ مقاومت Solid-State Electronics، 58، صفحات 42-47، 2011.
- 12] MD Pickett و R. S. Williams، "Sub-100 fJ سوئیچینگ آستانه حرارتی زیر نانواتمه در دستگاه های نانو نقطه مقاطع اکسید نیوبیم"، Nanotechnology، جلد. 23، صص. 215202، 2012.
- 13] HY Lee، YS Chen، PS Chen، TY Wu، F. Chen، CC Wang، PJ Tzeng، M.-J. Tsai، "C. Lien، "سوئیچینگ کم توان و نانواتمه در حافظه مقاوم اکسید هافنیوم مقاوم با درپوش نیتانیوم نازک"، IEEE Electron Device Lett.، vol. 31، 44-46، 2009.
- 14] S. Hollmer، S. Gopalan، Y. Ma، T. Gallo، J. Wang، E. Rynnion، J. Saenz، F. Koushan، "Solid-State Electronics، vol. 58، شماره 1، صص 54-61، 2011.
- 15] T.-Y. لیبو، ت.ج. بان، آر. شونرلین، ی. چن، جی کی لی، جی. بالاکریشنان، جی. یی، اچ. ژانگ، آ. یاب، جی. اوبانگ، تی. ساساکی، اس. آدیالی، آ. الشما، سی. ی. چن، ام. گوپتا، جی. هیلتون، اس. جوشی، آ. کاتوریا، وی. لای، دی. ماسیوال، ام. مانسوموتو، آ. نیگام، آ. پای، جی. پاخاله، س.چ. سیاو، ایکس وو، آر. یین، ال. پنگ، جی. وای کانگ، اس. هون، اچ. وانگ، ن. ناگل، ی. تاناکا، ام. هیگاشیتانی، تی. مینوبل، سی. گورلا، تی. تسوکاموتو، تی. یاماگوچی، ام. اوکاجیما، Okamura، S. Takase، T. Hara، H. Inoue، L. Fasoli، M. Mofidi، R. Shrivastava، and K. Quader، "Y. T. دستگاه حافظه 2-Layer 32Gb ReRAM در فناوری 24nm"، ISSCC حفاری، نه، 2013، 210.

- W. Otsuka، K. Miyata، M. Kitagawa، K. Tsutsui، T. Tsushima، H. Yoshihara، T. Namise، Y. Terao، K. Ogata، "یک حافظه مقاومتی پل رسانا 4مگابایتی با سرعت خواندن 2.3 گیگابایت بر ثانیه و توان برنامه 216مگابایت بر ثانیه"، ISSCC Tech. حفاری، نه، 2011، 210.
- T. Sakamoto، H. Sunamura، M. Mizuno، H. Kawaura، T. Hasegawa، K. Terabe، T. Nakayama، M. Aono، "یک سوئیچ نانومتري الكترونيكي جامد قابل برنامه ريزي غير فرار."، IEEE J. مدارهای حالت جامد، شماره 40، صص. 168، 2005.
- 19] DB Strukov و KK Likharev، "CMOL FPGA: یک معماری قابل تنظیم مجدد برای مدارهای دیجیتال هیبریدی با نانودستگاه های دو ترمینالی"، نانوتکنولوژی، جلد. 16، شماره 6، صص. 888، 2005.
- 20] YY Liauw، Z. Zhang، W. Kim، AE Gamal، SS Wong، "3D-FPGA غیرفرار با یکپارچه حافظه مبتنی بر RRAM"، ISSCC Tech. حفاری، نه، 2012، 406.
- 21] M. Miyamura، M. Tada، T. Sakamoto، N. Banno، K. Okamoto، N. Iguchi و H. Hada، "نمایش نگاشت منطقی روی سلول غیرفرار قابل برنامه ریزی با استفاده از سوئیچ اتم مکمل"، فناوری IEDM حفاری، نه، 2012، 247.
- 22] S. Balatti، S. Ambrogio و D. Ielmini، "منطق عادی خاموش مبتنی بر کلیدهای مقاومتی -بخش دوم: مدارهای منطقی"، IEEE Trans. Electron Devices، vol. 61، شماره 6، 2014.
- 23] MN Kozicki، M. Park و M. Mitkova، "عناصر حافظه در مقیاس نانو بر اساس الکترولیت های حالت جامد"، IEEE Trans. فناوری نانو، شماره 4، صص. 331، 2005.
- 24] U. Russo، D. Ielmini، C. Cagli و AL Lacaita، "رسانایی رشته و مکانیسم تنظیم مجدد در دستگاه های حافظه سوئیچینگ مقاومتی مبتنی بر NiO"، IEEE Trans. Electron Devices، vol. 56، 186-192، 2009.
- 25] D. Ielmini، F. Nardi و S. Balatti، "شواهدی برای فرآیندهای تنظیم/تنظیم مجدد ولتاژ در RRAM سوئیچینگ دوقطبی"، IEEE Trans. دستگاه الکترون، جلد. 59، صفحات 2049-2056، 2012.
- 26] Y. Yang، P. Gao، S. Gaba، T. Chang، X. Pan و W. Lu، "مشاهده رشد رشته ای هدایت کننده در حافظه های مقاومتی در مقیاس نانو"، Nature Communications، جلد. 3، صص. 732، 2012.
- 27] Q. Liu، J. Sun، H. Lv، S. Long، K. Yin، N. Wan، Y. Li، L. Sun و M. Liu، "مشاهده در زمان واقعی در رشد / انحلال بویا رشته های رسانا در ReRAM مبتنی بر اکسید الکترولیت"، Advanced Materials، vol. 24، 1844-1849، 2012.
- A. Schulze، K. Opsomer، C. De tavernier، O. Richard، H. Bender، M. Jurczak، and W. Vandervorst، "توموگرافی رسانا-AFM برای مشاهده رشته های سه بعدی در دستگاه های سوئیچینگ مقاومتی"، IEDM Tech. حفاری، نه، 2013، 574.
- 29] I. Valov و M. Kozicki، "حافظه تغییر مقاومت مبتنی بر کاتیون"، مجله فیزیک: فیزیک کاربردی، ش. 46، شماره 7، صص. 074005، 2013.
- 30] T. Tsuruoka، K. Terabe، T. Hasegawa، M. Aono و M. M. Aono، "شکل گیری و مکانیسم های سوئیچینگ یک حافظه مقاومتی اکسید مبتنی بر کاتیون"، نانوتکنولوژی، جلد. 21، صص. 425 205-425 213، 2010.
- 31] I. Valov و R. Waser، "نظر در مورد مشاهده پلدرنگ در مورد رشد دینامیکی / انحلال رشته های رسانا در ReRAM مبتنی بر اکسید الکترولیت"، Advanced Materials، 2، صفحات 162-164، 2013.
- 32] سی. شیندلر، ام. ویدس، ام. Appl. فیزیک لت، نه 92، صص. 122910، 2008.
- 33] S. Choi، S. Ambrogio، S. Balatti، F. Nardi، D. Ielmini، "مدل دررفت مقاومتی برای RAM پل رسانا (CB) یا آرایش سطح رشته"، در کارگاه حافظه 2012 (IMW)، IEEE International، 2012، صفحات 1-4.
- 34] ک. آراتانی، ک. اوهیا، تی. میزوگوچی، اس. یاسودا، تی. شیموتو، تی. تسوشیما، تی. سونه، کی. اندو، آ. کوچیاما، اس. ساساکی، ن. یامادا و H. Narisawa، "حافظه مقاومتی جدید با مقیاس پذیری بالا و سوئیچینگ نانواتمه"، در Electron Devices Meeting، 2007. IEDM 2007.
- IEEE International، 2007، صفحات 783-786.
- 35] D. Ielmini، C. Cagli و F. Nardi، "مدل های فیزیکی تشکیل و گسیختگی نانوفیلامنت وابسته به اندازه در حافظه های سوئیچینگ مقاومتی، NiO نانوتکنولوژی، شماره 22، صص. 254022، 2011.
- 36] S. Larentis، F. Nardi، S. Balatti، DC Gilmer و D. Ielmini، "سوئیچینگ مقاومتی توسط مهاجرت یونی مبتنی بر ولتاژ در RRAM دوقطبی -بخش دوم: مدل سازی"، IEEE Trans. Electron Devices، vol. 59، شماره 9، صفحات 2468-2475، 2012.
- 37] IG Baek، DC Kim، MJ Lee، HJ Kim، EK Yim، MS Lee، JE SE Ahn، S. Seo، JH Lee، JC Park، YK Cha، SO Park، HS لی، کی. آی کی یو، یو. آی. Chung، JT Moon و BI Ryu، "حافظه مقاومتی اکسید دودویی چند لایه متقاطع (OxRRAM) برای برنامه ذخیره سازی پس از NAND"، IEDM Tech. Dig.، 2005، pp. 750-753.
- 38] S. Ambrogio، S. Balatti، S. Choi و D. Ielmini، "تأثیر استرس مکانیکی من بر ویژگی های سوئیچینگ حافظه مقاومتی الکتروشیمیایی"، Adv. ماتر، ج. 26، شماره 23، صفحات 3885-3892، 2014.

- میتمنی بر ولتاژ در IRRAM اکسید فلزی دوقطبی -بخش دوم: مدل سازی. " IEEE Trans. دستگاه های الکترونیکی، در حال چاپ.
- 40] M.، سی بی لی، دی. لی، اس آر لی، ام. چانگ، جی اچ هور، ی. بی. کیم، سی. جی. Kim, DH Seo, S. Seo, U.-I.، آیو و کیم، " یک دستگاه حافظه غیر فرار سریع، با استقامت و مقیاس پذیر ساخته شده از ساختارهای دولایه . TaO 2 x " Nature Mater. 625-630, 2011. صفحات 10، جلد Ta 2 O 5 x /.
- میتمنی بر الکترولیت جامد اکسید مس- تنگستن، " IEEE Trans. نانو تکنولوژی، جلد. 5، صص. 2006. 535-544.
- 42] A. Belmonte, K. Woosik, T. Boon, N. Heylen, A. Fantini, M. Houssa, M. Jurczak, vol. 60, "Al 2 L. Goux، نانومتری با پایداری حرارتی و با کارایی بالا 3 سلول CBRAM 1T1R میتمنی بر. Electron Devices, 3690-3695, 2013. صفحات Cu. IEEE Trans.
- 43] D. Ielmini، "مدل سازی ویژگی های جهانی تنظیم/تنظیم مجدد RRAM دوقطبی توسط رشد رشته ای میتمنی بر میدان و دما. " IEEE Trans. Electron Devices, vol. 58, 4309-4317, 2011. صفحات

