

موضوع:

روش‌های طراحی مدار Snubber

نام استاد: آقای دکتر مهرداد جعفربلند


دانشجو: امیر حمزه عسکری مطلق

روش‌های طراحی مدار Snubber

ترانزیستورهای SiC MOSFET در کاربردهایی که به سوئیچینگ سریع و پربازده نیاز دارند مانند منابع تغذیه، به‌طور فزاینده‌ای محبوب شده‌اند. از سوی دیگر، قابلیت سوئیچینگ سریع باعث ایجاد dv/dt و di/dt بالا می‌شود که با اندوکتانس‌های پراکنده پکیج و مدار اطراف تزویج شده و در نهایت منجر به ایجاد ولتاژ و یا جریان جهشی بزرگ بین پایانه‌های درین و سورس MOSFET می‌گردد. این ولتاژ و جریان جهشی باید کنترل شوند تا از مقادیر بیشینه مجاز دستگاه فراتر نروند. این نوت کاربردی روشی را برای طراحی مدار اسنابر که یکی از روش‌های کاهش ولتاژها و جریان‌های جهشی است، توضیح می‌دهد.

ولتاژ جهشی ایجاد شده بین درین و سورس

وقتی یک MOSFET روشن می‌شود، جریان در اندوکتانس‌های پراکنده سیم‌ها در مسیرهای PCB انرژی ذخیره می‌کند. این انرژی ذخیره‌شده با خازن‌های پارازیتی MOSFET وارد حالت تشدید (رزونانس) می‌شود و در نتیجه جریان جهشی ایجاد می‌کند. تصویر (1) مسیر جریان نوسانی (ringing current) را در یک توپولوژی نیم‌پل (Half Bridge) نشان می‌دهد که شامل کلید سمت بالا (HS) و کلید سمت پایین (LS) است. هنگامی که کلید LS روشن می‌شود، جریان I_{MAIN} از V_{SW} عبور کرده و از اندوکتانس پراکنده L_{MAIN} عبور می‌کند.



تصویر 1 مسیر جریان هنگام وقوع Surge در لحظه خاموش شدن

وقتی کلید LS خاموش می‌شود، جریان I_{MAIN} از حلقه‌ای که توسط L_{MAIN} ، خازن C_{DCLINK} و خازن‌های پارازیتی کلیدهای HS و LS تشکیل شده عبور می‌کند، همان‌طور که با خط چین نشان داده شده است. در اینجا C_{DCLINK} خازن بالک (Bulk Capacitor) است که به‌صورت موازی بین ورودی HV_{dc} و P_{GND} قرار داده می‌شود. در هنگام خاموش شدن LS، به دلیل پدیده تشدید (رزونانس) بین L_{MAIN} و خازن پارازیتی C_{oss} ترانزیستور ($C_{DS} + C_{DG}$)، یک ولتاژ جهشی در پایانه‌های درین-سورس کلید LS ایجاد می‌شود. حداکثر ولتاژ V_{DS_SURGE} مطابق رابطه (1) به دست می‌آید. در این رابطه V_{HVDC} ولتاژ اعمال‌شده به ترمینال HV_{dc} است و R_{OFF} مقاومت MOSFET در حالت خاموش می‌باشد.

$$V_{DS_SURGE} = \frac{V_A * e^{-(a/\omega)[\tan^{-1}(a/\omega) + \phi]}}{1 + (a/\omega)^2} + V_{HVDC} \quad (1)$$

جایی که:


$$V_A = \sqrt{V_{HVDC}^2 + (a/\omega)^2 * (2 * R_{OFF} * I_{MAIN} - V_{HVDC})^2}$$

$$\varphi = \tan^{-1} \frac{V_{HVDC}}{(a/\omega) * (2 * R_{OFF} * I_{MAIN} - V_{HVDC})}$$

$$a = \frac{1}{2 * R_{OFF} * C_{OSS}}$$


$$\omega_{SURGE} = \frac{1}{\sqrt{L_{MAIN} * C_{OSS}}} * \sqrt{1 - \left(\frac{\sqrt{L_{MAIN}/C_{OSS}}}{2R_{OFF}}\right)^2}$$

تصویر (۲) شکل موج‌های جهش (Surge) را زمانی نشان می‌دهد که SiC MOSFET شرکت ROHM با مدل SCT2080KE در حالی که ۸۰۰ ولت به ترمینال HV_{dc} اعمال شده خاموش می‌شود. طبق این شکل موج، ولتاژ جهشی V_{DS_SURGE} به ۹۶۱ ولت می‌رسد و فرکانس نوسان (Ringing) حدود ۳۳ مگاهرتز است که نشان می‌دهد مقدار اندوکتانس L_{MAIN} برابر با ۱۱۰ نانوهانری است.




تصویر ۲ شکل موج خاموش شدن با Surge

در گام بعدی، یک خازن اسنابر (C_{SNB}) به مدار اضافه می‌شود، همان‌طور که در تصویر (۳) نشان داده شده است. این خازن باعث می‌شود اثر اندوکتانس L_{MAIN} قابل چشم‌پوشی (ناچیز) شود. شکل موج ولتاژ جهشی هنگام خاموش شدن LS در تصویر (۴) نشان داده شده است.



تصویر 3 اسنابر C

ولتاژ جهشی بیش از ۵۰ ولت کاهش یافته و به ۹۰۱ ولت رسیده است و فرکانس نوسان به ۴۴/۶ مگاهرتز افزایش یافته است. دلیل این موضوع آن است که خازن اسنابر بسیار نزدیک به کلیدها قرار داده شده و در نتیجه، اندوکتانس‌های پراکنده موجود در مسیر سوئیچینگ (L_{SNB}) کاهش پیدا کرده‌اند. در این حالت، مقدار L_{SNB} طبق رابطه (۱) حدود ۷۱ نانوهنری به دست می‌آید.




تصویر 4 کاهش Surge خاموش شدن با اسنابر C

بهترین حالت این است که اندوکتانس‌های پراکنده تا حد ممکن کاهش داده شوند. با این حال، این کار همیشه عملی نیست، زیرا ممکن است شرایط دفع حرارت (خنک‌سازی) را بدتر کند. در عوض، قرار دادن خازن اسنابر تا حد ممکن نزدیک به MOSFET باعث می‌شود اندوکتانس پراکنده مدار به حداقل برسد. خازن اسنابر همچنین انرژی ذخیره‌شده در اندوکتانس اتصال کاهش یافته را جذب کرده و هنگام خاموش شدن MOSFET، ولتاژ جهشی را مهار (Clamp) می‌کند.

انواع و انتخاب اسنابر

به‌طور کلی دو نوع مدار اسنابر وجود دارد: اسنابر غیرفعال (Passive Snubber) که از قطعات غیرفعال مانند مقاومت، سلف، خازن و دیود تشکیل شده است و اسنابر فعال (Active Snubber) که از کلیدهای نیمه‌هادی استفاده می‌کند. در این نوت کاربردی، به‌دلیل سادگی و مقرون‌به‌صرفه بودن، از اسنابر غیرفعال استفاده شده است. تصویر (۵) نمونه‌های مختلف اسنابر را نشان می‌دهد:

- (a) اسنابر C: در این حالت خازن C_{SNB} به صورت موازی با پل MOSFET متصل می‌شود.
- (b) اسنابر RC: در این حالت مقاومت R_{SNB} و خازن C_{SNB} به صورت موازی با هر MOSFET متصل می‌شوند.
- (c) اسنابر RCD دشارژ (Discharge RCD Snubber): در این نوع، یک دیود به مدار RC اسنابر اضافه می‌شود.
- (d) اسنابر RCD غیر دشارژ (Non-discharge RCD Snubber): در این ساختار، مسیر تخلیه نسبت به اسنابر RCD دشارژ که در حالت (c) نشان داده شده تغییر داده شده است.



تصویر 5 مدارات اسنابر

در اصل، برای بیشترین کارایی، اسنابر باید تا حد ممکن نزدیک به MOSFET قرار داده شود.

(a) اسنابر C: این نوع قطعات کمتری دارد، اما معمولاً سیم‌های اتصال آن نسبتاً بلندتر است. بنابراین بیش‌تر برای ماژول‌های یک تا دو اینچی مناسب است تا مدارهایی که از قطعات گسسته (Discrete Components) استفاده می‌کنند.


(b) اسنابر RC: این نوع را می‌توان نزدیک MOSFET قرار داد، اما انرژی ذخیره‌شده در C_{SNB} باید در هر گذرای سوئیچینگ MOSFET توسط R_{SNB} تلف شود. اگر فرکانس سوئیچینگ به اندازه کافی بالا باشد، R_{SNB} مقدار زیادی توان (چند وات) را تلف خواهد کرد که این موضوع اندازه C_{SNB} را محدود می‌کند. در نتیجه، توانایی اسنابر در کاهش ولتاژ جهشی کاهش می‌یابد.

(c) اسنابر RCD دشارژ (Discharge RCD Snubber): در این نوع اسنابر، مقدار انرژی تلف‌شده در R_{SNB} هنگام روشن شدن MOSFET همان قدر است که در حالت (b) اتفاق می‌افتاد، اما توانایی جذب جهش توسط C_{SNB} مؤثرتر از حالت (b) است؛ زیرا جریان جهشی از طریق دیود عبور می‌کند. ویژگی بازیابی (Recovery) دیود باید مورد توجه قرار گیرد، زیرا در گذرای سوئیچینگ، di/dt بالایی می‌تواند در مدار اسنابر رخ دهد. بنابراین اندوکتانس‌های پراکنده باید تا حد ممکن کم شوند تا از افزایش ولتاژ بیش از حد جلوگیری شود. همین اثر زمانی نیز رخ می‌دهد که R_{SNB} به صورت موازی با C_{SNB} متصل شود.

(d) اسنابر RC غیر دشارژ (Non-discharge RC Snubber): در این نوع اسنابر، R_{SNB} فقط انرژی‌ای را تلف می‌کند که توسط C_{SNB} در اثر اضافه‌ولتاژ جذب شده است. یعنی اسنابر در هر گذرای سوئیچینگ، تمام انرژی ذخیره‌شده در C_{SNB} را تخلیه نمی‌کند. در نتیجه، مصرف انرژی در R_{SNB} با افزایش فرکانس سوئیچینگ زیاد افزایش پیدا نمی‌کند. بنابراین می‌توان از خازن C_{SNB} با ظرفیت بزرگ‌تر استفاده کرد که باعث ایجاد یک مدار اسنابر بسیار مؤثر می‌شود. با این حال باید توجه داشت که این روش به آرایش سیم‌کشی (Layout) بسیار پیچیده‌ای نیاز دارد که معمولاً با بردهای مدار چاپی چندلایه (بیش از ۴ لایه) قابل پیاده‌سازی است. در نهایت، هر نوع مدار اسنابر مزایا و معایب خاص خود را دارد و باید با توجه به توپولوژی مدار و توان سیستم انتخاب شود.

طراحی اسنابر C

مدار اسنابر نوع C (تصویر ۶) انرژی ذخیره‌شده در L_{MAIN} را جذب می‌کند. اندوکتانس پراکنده مسیر اسنابر (L_{SNB}) باید کمتر از L_{MAIN} باشد. هرچه خازن C_{SNB} بزرگ‌تر باشد، عملکرد اسنابر بهتر می‌شود؛ زیرا انرژی ذخیره‌شده در C_{SNB} تخلیه نمی‌شود. با این حال، اندوکتانس سری خازن (ESL) که به L_{SNB} اضافه می‌شود باید مورد توجه قرار گیرد، زیرا ESL معمولاً با افزایش اندازه خازن بیشتر می‌شود.



تصویر ۶ اسنابر C

خازن باید بر اساس ظرفیت الکترواستاتیکی لازم که با استفاده از معادله (۲) محاسبه می‌شود، انتخاب شود. V_{DC_SURGE} به عنوان بیشترین مقدار اضافه‌ولتاژ در ترمینال HV_{dc} تعریف می‌شود. در این تحلیل، فرض می‌شود که تمام انرژی ذخیره‌شده در L_{MAIN} به خازن C_{SNB} منتقل می‌شود.

$$C_{SNB} > \frac{L_{MAIN} \cdot I_{MAIN}^2}{V_{DS_SURGE}^2 - V_{HVDC}^2} \quad (2)$$

طراحی اسنابر RC

تصویر (۷) حلقه‌های جریان را هنگام عملکرد اسنابر RC نشان می‌دهد. مقدار C_{SNB} از رابطه (۲) تعیین می‌شود و مقدار R_{SNB} از رابطه (۳) به دست می‌آید.

$$R_{SNB} = \frac{-1}{f_{sw} * C_{SNB} * \ln[(V_{DS_SURGE} - V_{SNB}) / V_{DS_SURGE}]} \quad (3)$$


جایی که f_{sw} فرکانس سوئیچینگ، V_{SNB} ولتاژ تخلیه اسنابر است. پس از تعیین مقدار R_{SNB} ، باید اندازه یا توان نامی مقاومت بر اساس توان تلفاتی محاسبه‌شده با استفاده از رابطه (۴) انتخاب شود:

$$P_{SNB} = \frac{L_{TRACE} * I_{MAIN}^2 * f_{sw}}{2} + \frac{C_{SNB} * V_{HVDC}^2 * f_{sw}}{2} \quad (4)$$

این رابطه نشان می‌دهد که هرچه فرکانس سوئیچینگ یا ولتاژ V_{HVDC} بیشتر باشد، توان تلفاتی در مقاومت R_{SNB} نیز بیشتر خواهد بود. اگر P_{SNB} برای مقاومت بیش از حد زیاد باشد، باید مقدار خازن C_{SNB} کاهش داده شود.

علاوه بر این، فرکانس تشدید ω_{SNB} مربوط به R_{SNB} و C_{SNB} باید به اندازه کافی کمتر از فرکانس تشدید اضافه‌ولتاژ ω_{SURGE} باشد، همان‌طور که در رابطه (۵) نشان داده شده است. در این صورت، اسنابر RC قادر خواهد بود ولتاژ جهشی را جذب کند.

$$\omega_{SNB} = \frac{1}{R_{SNB} * C_{SNB}} \ll \omega_{SURGE} \quad (5)$$



تصویر ۷ اسنابر RC

طراحی اسنابر RCD دشارژ (Discharge RCD Snubber)

روش طراحی اسنابر RCD دشارژ اساساً مشابه اسنابر RC است. با این حال، در این حالت نیازی به در نظر گرفتن فرکانس تشدید نیست، زیرا ولتاژ جهشی توسط دیود جذب می‌شود. برای دیود، استفاده از دیود با بازیابی سریع (Fast Recovery Diode) مناسب است.

طراحی اسنابر RCD غیر دشارژ (Non-discharge RCD Snubber)


اسنابر RCD غیر دشارژ فقط انرژی ناشی از ولتاژ جهشی را مصرف می کند. در نتیجه، توان تلفاتی در مقاومت R_{SNB} کاهش می یابد و گزینه های انتخاب برای آن گسترده تر می شوند. بنابراین می توان مقدار خازن C_{SNB} را افزایش داد و در نتیجه کارایی مهار (clamping) ولتاژ بهتر خواهد شد.

مقادیر R_{SNB} و C_{SNB} به ترتیب با استفاده از روابط (2) و (3) تعیین می شوند. توان مصرفی P_{SNB} نیز با استفاده از رابطه (6) محاسبه می شود که برخلاف رابطه (4) شامل جمله دوم مرتبط با C_{SNB} و f_{SW} نیست. این موضوع باعث بهبود توانایی مهار ولتاژ و همچنین امکان کار در فرکانس سوئیچینگ بالاتر f_{SW} می شود.

$$P_{SNB} = \frac{L_{TRACE} * I_{MAIN}^2 * f_{SW}}{2}$$


(6)

تصویر ۸ مسیر تخلیه را بلافاصله پس از عملکرد اسنابر از نوع RCD غیر دشارژ (Non-discharge RCD) نشان می دهد. جریان تخلیه در بازوی بالایی به سمت P_{GND} و در بازوی پایینی به سمت HV_{dc} از طریق R_{SNB} جاری می شود. این مسیر به طور قابل توجهی تحت تأثیر اندوکتانس سیم ها قرار نمی گیرد. از سوی دیگر، اندوکتانس سیم کشی اسنابر L_{SNB} باید تا حد ممکن کم باشد تا از ایجاد اضافه ولتاژ ناشی از di/dt بالا جلوگیری شود.




تصویر ۸ مسیر تخلیه اسنابر غیر دشارژ RCD

شکل ۹ مقایسه اضافه ولتاژ هنگام خاموش شدن را برای هر دو V_{DS} و I_D نشان می دهد. بخش (a) مدار آزمایش را نشان می دهد. بخش (b) شکل موج های V_{DS} و I_D را در گذرای خاموش شدن MOSFET ارائه می کند. این نتایج تجربی با استفاده از مورد ارزیابی ROHM با شماره قطعه P02SCT3040KR-EVK-001 و SiC MOSFET مدل SCT3080KR به دست آمده اند تا اثرگذاری اسنابر RCD غیر دشارژ بررسی شود. آزمایش ها با $E=800V$ و جریان درین حدود $I_D = 70A$ انجام شده اند.




تصویر 9-a مدار تست سوئیچینگ پالس دوبل



تصویر 9-b مقایسه Surge خاموش شدن با و بدون اسنابر

بیشترین ولتاژ در حالت استفاده از اسنابر به 1069 ولت می‌رسد که در مقایسه با حالت بدون اسنابر ۱۲ درصد کمتر است. در حالت بدون اسنابر، ولتاژ پیک به 1210 ولت می‌رسد.

تصویر (۱۰) تأثیر اسنابر را بر بازده (Efficiency) با استفاده از یک مبدل باک (Buck Converter) نشان می‌دهد. شرایط آزمایش در ولتاژ ورودی 400 ولت، ولتاژ خروجی 200 ولت، مقاومت گیت خارجی $R_{G_EXT} = 6.8\Omega$ و فرکانس سوئیچینگ 100 کیلوهرتز بوده است.




تصویر 10 مقایسه بازده مبدل باک

توان بار در محدوده 1 کیلووات تا 4/8 کیلووات تغییر داده شد. نتایج نشان داد که استفاده از اسنابر در توان‌های کمتر از 4 کیلووات باعث شد بازده حدود 0/4 درصد کاهش پیدا کند. اما در توان‌های بیش از 4 کیلووات، بازده حدود 0/15 درصد بهبود یافت. دلیل این موضوع آن است که تلفات توان ناشی از ولتاژ جهشی با افزایش توان بار بیشتر می‌شود. با استفاده از اسنابر، ولتاژ جهشی سرکوب می‌شود و در نتیجه تلفات سوئیچینگ کاهش پیدا می‌کند.

تأثیر پکیج بر ولتاژ جهشی


پکیج قطعه بر ولتاژ جهشی هنگام خاموش شدن (turn-off surge voltage) تأثیر می‌گذارد. تصویر (11) دو نوع پکیج برای SiC MOSFET در شرکت ROHM را نشان می‌دهد.



تصویر 11 مثال پکیج برای SiC MOSFET

بخش (a)، پکیج متداول TO-247N-3L و بخش (b)، پکیج TO-247-4L که دارای پین سورس مخصوص درایور (driver source pin) است و امروزه در بازار در حال رواج و محبوب شدن است. نوع 4L مسیر مدار درایو را تغییر می‌دهد و امکان سوئیچینگ سریع‌تر نسبت به نوع 3L را فراهم می‌کند. به دلیل سرعت سوئیچینگ بالاتر، نوع 4L معمولاً در هنگام روشن شدن و خاموش شدن دارای ولتاژ جهشی بزرگ‌تری نسبت به نوع متداول 3L است. برای جزئیات بیشتر می‌توان به یادداشت کاربردی با عنوان بهبود تلفات سوئیچینگ با استفاده از ترمینال driver source مراجعه کرد.

تصویر (۱۲) مقایسه شکل موج ولتاژ جهشی بین نوع 3L و 4L را در گذرای خاموش شدن (turn-off transient) نشان می‌دهد. آزمایش با ولتاژ درین-سورس 800 ولت، $R_{G_EXT} = 6.8\Omega$ و جریان درین 65 آمپر انجام شده است. نتایج نشان می‌دهد که نوع 4L دارای ولتاژ جهشی بالاتری (1210 ولت) نسبت به نوع 3L (957 ولت) است.



تصویر 12 مقایسه Surge خاموش شدن بدون اسنابر

نوسان V_{DS} می‌تواند باعث ایجاد اضافه‌ولتاژ ناخواسته در ولتاژ گیت-سورس V_{GS} شود و حتی از حداکثر مقدار مجاز V_{GS} فراتر رود. دلیل این موضوع آن است که این نوسان فقط از طریق C_{DS} عبور نمی‌کند، بلکه از طریق C_{DG} و C_{GS} نیز عبور می‌کند؛ همان‌طور که در تصویر (7) و (8) نشان داده شده است.

شرکت ROHM در یک یادداشت کاربردی دیگر (2) راهکارهایی برای مقابله با این ولتاژ جهشی ارائه داده است، اما اگر این اقدامات کافی نباشند، استفاده از مدار اسنابر می‌تواند یک راه‌حل مؤثر باشد.

همان‌طور که گفته شد، در توپولوژی پل (bridge topology) سیگنال گیت MOSFETها ممکن است بر یکدیگر تأثیر بگذارند و باعث ایجاد اضافه‌ولتاژ ناخواسته شوند. بنابراین برای جلوگیری از این پدیده، طراحی و چیدمان PCB باید با دقت در نظر گرفته شود.