پروژه vhdl+(۵۰۰۵۲)
سلام وقت بخیر شما پروژه جمع کننده سریال هشت بیتی را با زبان vhdl در نرم افزار xilinx انجام میدهید؟ ( به صورت مدار ترتیبی سنکرون) به این صورت سه تا شیفت رجیستر ۹ بیتی باشه که به ترتیب اعداد کم ارزش تر را به همراه carry ورودی که صفر است جمع کند و در شیفت رجیستر بیرونی قرار دهد و کری هم داخل یک دی فلیپ فلاپ ذخیره میشه برا مرحله بعد و به این صورت دو عدد هشت بیتی(به همراه کری خروجی)را جمع کند که همه اینا رو با vhdl پیاده سازی کنید و در آخر شبیه سازی برنامه را نشان دهد. همینطور خط کلاک هم دارد. فلیپ فلاپ هم دارای خط ریست باشد که مقدار اولیه کری را صفر کند. تا ۱۳ بهمن فرصت دارم هزینه؟
امتیاز : 0/5
تایم لاین پروژه
درخواست پشتیبانی-
در انتظار پرداخت
پرداخت تعرفه ثبت پروژه های غیر رایگان
-
در حال بررسی
برسی و تایید پروژه از طرف مدیرت سایت
-
آماده دریافت پیشنهادها
تایید پروژه و نمایش برای مجریان
-
در انتظار پرداخت هزینه پروژه
پرداخت هزینه اجرای پروژه توسط کارفرما
-
در انتظار پرداخت ضمانت اجرا
پرداخت مبلغ ضمانت اجرا توسط مجری
-
در حال انجام
پروژه شما درحال انجام می باشد
-
انجام شد
اتمام اجرای پروژه
لیست پیشنهادها
- اطلاعات پروژه
- 3134کد پروژه
-
کمک آموزشی
دسته بندی - 11 بهمن 1401تاریخ ثبت
- 2 روزمهلت اجرا
- 100,000 تومانحداقل بودجه
- 300,000 تومانحداکثر بودجه
- 0 درصد ضمانت اجرا
- آماده دریافت پیشنهادها وضعیت